公开(公告)号：US08947124B2

公开(公告)日：2015-02-03

申请号：US14178477

申请日：2014-02-12

Applicant: Advanced Micro Devices, Inc.

Inventor： Deepesh John ,  Teja Singh ,  Sundar Rangarajan

IPC: H03K19/0175

CPC classification number: H03K19/0175

Abstract: An integrated circuit device comprising first circuitry including first logic devices and a clock tree for distributing a clock signal to the first logic devices and second circuitry comprising second logic devices, a first clock gater and a second clock gater. The first and second clock gaters comprise a programmable delay circuit.

Abstract translation: 一种集成电路装置，包括第一电路，其包括用于将时钟信号分配给第一逻辑装置的第一逻辑装置和时钟树，以及包括第二逻辑装置的第二电路，第一时钟门控器和第二时钟门控器。 第一和第二时钟加法器包括可编程延迟电路。

公开(公告)号：US20140232431A1

公开(公告)日：2014-08-21

申请号：US14178477

申请日：2014-02-12

Applicant: Advanced Micro Devices, Inc.

Inventor： Deepesh John ,  Teja Singh ,  Sundar Rangarajan

IPC: H03K19/0175

CPC classification number: H03K19/0175

Abstract: An integrated circuit device comprising first circuitry including first logic devices and a clock tree for distributing a clock signal to the first logic devices and second circuitry comprising second logic devices, a first clock gater and a second clock gater. The first and second clock gaters comprise a programmable delay circuit.

Abstract translation: 一种集成电路装置，包括第一电路，其包括用于将时钟信号分配给第一逻辑装置的第一逻辑装置和时钟树，以及包括第二逻辑装置的第二电路，第一时钟门控器和第二时钟门控器。 第一和第二时钟加法器包括可编程延迟电路。