公开(公告)号：US20160019062A1

公开(公告)日：2016-01-21

申请号：US14332736

申请日：2014-07-16

申请人： Ahmad Yasin ,  Peggy J. Irelan ,  Grant G. Zhou

发明人： Ahmad Yasin ,  Peggy J. Irelan ,  Grant G. Zhou

IPC分类号： G06F9/30

CPC分类号： G06F9/30145 ,  G06F9/30036 ,  G06F9/3887

摘要： A processor includes a core and an event-based sampler. The core includes logic to execute and retire an instruction. The event-based sampler includes logic determine a subset of a plurality of execution data of the processor from a register. The register includes bits specifying a subset of execution data. The event-based sampler further includes logic to selectively collect the determined subset of execution data upon retirement of the instruction and to store the selectively collected execution data.

摘要翻译： 处理器包括核心和基于事件的采样器。 核心包括执行和退出指令的逻辑。 基于事件的采样器包括从寄存器确定处理器的多个执行数据的子集的逻辑。 寄存器包括指定执行数据子集的位。 基于事件的采样器还包括在退出指令时选择性地收集确定的执行数据子集并存储有选择地收集的执行数据的逻辑。