公开(公告)号：US06548874B1

公开(公告)日：2003-04-15

申请号：US09669391

申请日：2000-09-26

申请人： Alec Morton ,  Taylor Efland ,  Chin-yu Tsai ,  Jozef C. Mitros ,  Dan M. Mosher ,  Sam Shichijo ,  Keith Kunz

发明人： Alec Morton ,  Taylor Efland ,  Chin-yu Tsai ,  Jozef C. Mitros ,  Dan M. Mosher ,  Sam Shichijo ,  Keith Kunz

IPC分类号： H01L2976

CPC分类号： H01L27/092 ,  H01L29/0653 ,  H01L29/665 ,  H01L29/66659 ,  H01L29/7835

摘要： An intergrated circuit drain extension transistor for sub micron CMOS processes. A transistor gate (40) is formed over a CMOS n-well region (80) and a CMOS p-well region (70) in a silicon substrate (10). Transistor source regions (50), (140) and drain regions (55), (145) are formed in the various CMOS well regions to form drain extension transistors where the CMOS well regions (70), (80) serve as the drain extension regions of the transistor.

摘要翻译： 用于亚微米CMOS工艺的集成电路漏极延伸晶体管。 在硅衬底（10）中的CMOS n阱区（80）和CMOS p阱区（70）上形成晶体管栅极（40）。 晶体管源极区域（50），（140）和漏极区域（55），（145）形成在各种CMOS阱区域中以形成漏极延伸晶体管，其中CMOS阱区域（70），（80）用作漏极延伸 晶体管的区域。