公开(公告)号：US08751986B2

公开(公告)日：2014-06-10

申请号：US13204430

申请日：2011-08-05

申请人： Anand Arunachalam ,  Mustafa Kamal ,  Xinwei Zheng ,  Mohammad Khan ,  Xiaoyan Yang ,  Dongxiang Wu

发明人： Anand Arunachalam ,  Mustafa Kamal ,  Xinwei Zheng ,  Mohammad Khan ,  Xiaoyan Yang ,  Dongxiang Wu

IPC分类号： G06F17/50

CPC分类号： G06F17/5072

摘要： Methods and apparatuses are disclosed that automatically generate relative placement rules. Constructs at the register transfer language-level result in relative placement rules specified at the register transfer language-level.

摘要翻译： 公开了自动产生相对放置规则的方法和装置。 注册转移语言级别的构造导致在注册转换语言级别指定的相对放置规则。

公开(公告)号：US20120036488A1

公开(公告)日：2012-02-09

申请号：US13204430

申请日：2011-08-05

申请人： Anand Arunachalam ,  Mustafa Kamal ,  Xinwei Zheng ,  Mohammad Khan ,  Xiaoyan Yang ,  Dongxiang Wu

发明人： Anand Arunachalam ,  Mustafa Kamal ,  Xinwei Zheng ,  Mohammad Khan ,  Xiaoyan Yang ,  Dongxiang Wu

IPC分类号： G06F17/50

CPC分类号： G06F17/5072

摘要： Methods and apparatuses are disclosed that automatically generate relative placement rules. Constructs at the register transfer language-level result in relative placement rules specified at the register transfer language-level.

摘要翻译： 公开了自动产生相对放置规则的方法和装置。 注册转移语言级别的构造导致在注册转换语言级别指定的相对放置规则。

公开(公告)号：US20130047127A1

公开(公告)日：2013-02-21

申请号：US13212061

申请日：2011-08-17

申请人： Anand Arunachalam

发明人： Anand Arunachalam

IPC分类号： G06F17/50

CPC分类号： G06F17/505 ,  G06F17/5072 ,  G06F2217/62 ,  G06F2217/84

摘要： Methods and apparatuses are disclosed for automatic relative placement of part of a clock tree in the course of generating a placed, routed, and optimized circuit design.

公开(公告)号：US20060271894A1

公开(公告)日：2006-11-30

申请号：US11138590

申请日：2005-05-26

申请人： Anand Arunachalam

发明人： Anand Arunachalam

IPC分类号： G06F17/50

CPC分类号： G06F17/5072

摘要： Methods and apparatuses are disclosed for generating a placed, routed, and optimized circuit design. Also disclosed are a circuit design and circuit created with the technology.

摘要翻译： 公开了用于产生放置的，路由的和优化的电路设计的方法和装置。 还公开了利用该技术创建的电路设计和电路。

公开(公告)号：US08434035B2

公开(公告)日：2013-04-30

申请号：US13542048

申请日：2012-07-05

申请人： Anand Arunachalam

发明人： Anand Arunachalam

IPC分类号： G06F17/50

CPC分类号： G06F17/5072

摘要： Methods and apparatuses are disclosed for generating a placed, routed, and optimized circuit design. Other embodiments are a circuit design and circuit created with the technology. The placed, routed, and optimized circuit design obeys relative positioning rules of a set of the circuit elements. Such relative positioning rules were created specifically for these circuit elements.

摘要翻译： 公开了用于产生放置的，路由的和优化的电路设计的方法和装置。 其他实施例是利用该技术创建的电路设计和电路。 放置，布线和优化的电路设计符合一组电路元件的相对定位规则。 这些相对定位规则是为这些电路元件专门制造的。

公开(公告)号：US20090313594A1

公开(公告)日：2009-12-17

申请号：US12506131

申请日：2009-07-20

申请人： Anand Arunachalam

发明人： Anand Arunachalam

IPC分类号： G06F17/50

CPC分类号： G06F17/5072

摘要： Methods and apparatuses are disclosed for generating a placed, routed, and optimized circuit design. Other embodiments are a circuit design and circuit created with the technology. The placed, routed, and optimized circuit design obeys relative positioning rules of a set of the circuit elements. Such relative positioning rules were created specifically for these circuit elements.

摘要翻译： 公开了用于产生放置的，路由的和优化的电路设计的方法和装置。 其他实施例是利用该技术创建的电路设计和电路。 放置，布线和优化的电路设计符合一组电路元件的相对定位规则。 这些相对定位规则是为这些电路元件专门制造的。

公开(公告)号：US08239792B2

公开(公告)日：2012-08-07

申请号：US12506131

申请日：2009-07-20

申请人： Anand Arunachalam

发明人： Anand Arunachalam

IPC分类号： G06F17/50

CPC分类号： G06F17/5072

摘要： Methods and apparatuses are disclosed for generating a placed, routed, and optimized circuit design. Other embodiments are a circuit design and circuit created with the technology. The placed, routed, and optimized circuit design obeys relative positioning rules of a set of the circuit elements. Such relative positioning rules were created specifically for these circuit elements.

摘要翻译： 公开了用于产生放置的，路由的和优化的电路设计的方法和装置。 其他实施例是利用该技术创建的电路设计和电路。 放置，布线和优化的电路设计符合一组电路元件的相对定位规则。 这些相对定位规则是为这些电路元件专门制造的。

公开(公告)号：US07581197B2

公开(公告)日：2009-08-25

申请号：US11138590

申请日：2005-05-26

申请人： Anand Arunachalam

发明人： Anand Arunachalam

IPC分类号： G06F17/50

CPC分类号： G06F17/5072

摘要： Methods and apparatuses are disclosed for generating a placed, routed, and optimized circuit design. Other embodiments are a circuit design and circuit created with the technology. The placed, routed, and optimized circuits design obeys relative positioning rules of a set of the circuit elements. Such relative positioning rules were created specifically for these circuit elements.

摘要翻译： 公开了用于产生放置的，路由的和优化的电路设计的方法和装置。 其他实施例是利用该技术创建的电路设计和电路。 放置的，布线的和优化的电路设计符合一组电路元件的相对定位规则。 这些相对定位规则是为这些电路元件专门制造的。

公开(公告)号：US20090199142A1

公开(公告)日：2009-08-06

申请号：US12184044

申请日：2008-07-31

申请人： Anand Arunachalam ,  Mahesh Anantharaman Iyer

发明人： Anand Arunachalam ,  Mahesh Anantharaman Iyer

IPC分类号： G06F17/50

CPC分类号： G06F17/5072 ,  G06F17/5077 ,  G06F17/5081

摘要： Methods and apparatuses are disclosed for automatic orientation optimization in the course of generating a placed, routed, and optimized circuit design. Also disclosed are a circuit design and circuit created with the technology. Also disclosed are a circuit design and circuit created with the technology.

摘要翻译： 公开了用于在产生放置，布线和优化的电路设计的过程中进行自动取向优化的方法和装置。 还公开了利用该技术创建的电路设计和电路。 还公开了利用该技术创建的电路设计和电路。

公开(公告)号：US08984467B2

公开(公告)日：2015-03-17

申请号：US13212061

申请日：2011-08-17

申请人： Anand Arunachalam

发明人： Anand Arunachalam

IPC分类号： G06F17/50

CPC分类号： G06F17/505 ,  G06F17/5072 ,  G06F2217/62 ,  G06F2217/84

摘要： Methods and apparatuses are disclosed for automatic relative placement of part of a clock tree in the course of generating a placed, routed, and optimized circuit design.

摘要翻译： 公开了用于在生成放置的，路由的和优化的电路设计的过程中自动相对放置时钟树的一部分的方法和装置。