利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

12 条记录 (耗时 0.021 秒)

    RESOURCE FLOW COMPUTER
    2.
    发明申请
    RESOURCE FLOW COMPUTER 有权
    资源流量计算机

    公开(公告)号：US20090043994A1

    公开(公告)日：2009-02-12

    申请号：US12254684

    申请日：2008-10-20

    申请人： Augustus K. Uht ,  David Morano ,  David Kaeli

    发明人： Augustus K. Uht ,  David Morano ,  David Kaeli

    IPC分类号： G06F9/30 ,  G06F9/38

    CPC分类号： G06F15/8007 ,  G06F9/30072 ,  G06F9/3802 ,  G06F9/381 ,  G06F9/3814 ,  G06F9/3824 ,  G06F9/3828 ,  G06F9/383 ,  G06F9/3832 ,  G06F9/3836 ,  G06F9/384 ,  G06F9/3855 ,  G06F9/3857

    摘要： A scalable processing system includes a memory device having a plurality of executable program instructions, wherein each of the executable program instructions includes a timetag data field indicative of the nominal sequential order of the associated executable program instructions. The system also includes a plurality of processing elements, which are configured and arranged to receive executable program instructions from the memory device, wherein each of the processing elements executes executable instructions having the highest priority as indicated by the state of the timetag data field.

    摘要翻译： 可扩展处理系统包括具有多个可执行程序指令的存储器件，其中每个可执行程序指令包括指示相关联的可执行程序指令的标称顺序的时间戳数据字段。 该系统还包括多个处理元件，其被配置和布置成从存储器件接收可执行程序指令，其中每个处理元件执行具有最高优先级的可执行指令，如时间戳数据字段的状态所示。

    Resource flow computing device
    3.
    发明授权
    Resource flow computing device 有权
    资源流计算设备

    公开(公告)号：US06976150B1

    公开(公告)日：2005-12-13

    申请号：US09828600

    申请日：2001-04-06

    申请人： Augustus K. Uht ,  David Morano ,  David Kaeli

    发明人： Augustus K. Uht ,  David Morano ,  David Kaeli

    IPC分类号： G06F9/38 ,  G06F15/173 ,  G06F15/80

    CPC分类号： G06F15/8007 ,  G06F9/30072 ,  G06F9/3802 ,  G06F9/381 ,  G06F9/3814 ,  G06F9/3824 ,  G06F9/3828 ,  G06F9/383 ,  G06F9/3832 ,  G06F9/3836 ,  G06F9/384 ,  G06F9/3855 ,  G06F9/3857

    摘要： A scalable processing system includes a memory device having a plurality of executable program instructions, wherein each of the executable program instructions includes a timetag data field indicative of the nominal sequential order of the associated executable program instructions. The system also includes a plurality of processing elements, which are configured and arranged to recieve executable program instructions from the memory device, wherein each of the processing elements executes executable instructions having the highest priority as indicated by the state of the timetag data field.

    摘要翻译： 可扩展处理系统包括具有多个可执行程序指令的存储器件，其中每个可执行程序指令包括指示相关联的可执行程序指令的标称顺序的时间戳数据字段。 该系统还包括多个处理元件，其被配置和布置为从存储器件接收可执行程序指令，其中每个处理元件执行具有最高优先级的可执行指令，如时间戳数据字段的状态所示。

    RESOURCE FLOW COMPUTER
    4.
    发明申请
    RESOURCE FLOW COMPUTER 有权
    资源流量计算机

    公开(公告)号：US20110276792A1

    公开(公告)日：2011-11-10

    申请号：US13183662

    申请日：2011-07-15

    申请人： Augustus K. Uht ,  David Morano ,  David Kaeli

    发明人： Augustus K. Uht ,  David Morano ,  David Kaeli

    IPC分类号： G06F9/38

    CPC分类号： G06F15/8007 ,  G06F9/30072 ,  G06F9/3802 ,  G06F9/381 ,  G06F9/3814 ,  G06F9/3824 ,  G06F9/3828 ,  G06F9/383 ,  G06F9/3832 ,  G06F9/3836 ,  G06F9/384 ,  G06F9/3855 ,  G06F9/3857

    摘要： A scalable processing system includes a memory device having a plurality of executable program instructions, wherein each of the executable program instructions includes a timetag data field indicative of the nominal sequential order of the associated executable program instructions. The system also includes a plurality of processing elements, which are configured and arranged to receive executable program instructions from the memory device, wherein each of the processing elements executes executable instructions having the highest priority as indicated by the state of the timetag data field.

    摘要翻译： 可扩展处理系统包括具有多个可执行程序指令的存储器件，其中每个可执行程序指令包括指示相关联的可执行程序指令的标称顺序的时间戳数据字段。 该系统还包括多个处理元件，其被配置和布置成从存储器件接收可执行程序指令，其中每个处理元件执行具有最高优先级的可执行指令，如时间戳数据字段的状态所示。

    Concurrent execution of instructions in a processing system
    5.
    发明授权
    Concurrent execution of instructions in a processing system 有权
    在处理系统中并发执行指令

    公开(公告)号：US07991980B2

    公开(公告)日：2011-08-02

    申请号：US12254684

    申请日：2008-10-20

    申请人： Augustus K. Uht ,  David Morano ,  David Kaeli

    发明人： Augustus K. Uht ,  David Morano ,  David Kaeli

    IPC分类号： G06F9/30

    CPC分类号： G06F15/8007 ,  G06F9/30072 ,  G06F9/3802 ,  G06F9/381 ,  G06F9/3814 ,  G06F9/3824 ,  G06F9/3828 ,  G06F9/383 ,  G06F9/3832 ,  G06F9/3836 ,  G06F9/384 ,  G06F9/3855 ,  G06F9/3857

    摘要： A scalable processing system includes a memory device having a plurality of executable program instructions, wherein each of the executable program instructions includes a timetag data field indicative of the nominal sequential order of the associated executable program instructions. The system also includes a plurality of processing elements, which are configured and arranged to receive executable program instructions from the memory device, wherein each of the processing elements executes executable instructions having the highest priority as indicated by the state of the timetag data field.

    摘要翻译： 可扩展处理系统包括具有多个可执行程序指令的存储器件，其中每个可执行程序指令包括指示相关联的可执行程序指令的标称顺序的时间戳数据字段。 该系统还包括多个处理元件，其被配置和布置成从存储器件接收可执行程序指令，其中每个处理元件执行具有最高优先级的可执行指令，如时间戳数据字段的状态所示。

    Automatic and transparent hardware conversion of traditional control flow to predicates
    6.
    发明授权
    Automatic and transparent hardware conversion of traditional control flow to predicates 失效
    传统控制流自动透明硬件转换为谓词

    公开(公告)号：US07409534B1

    公开(公告)日：2008-08-05

    申请号：US11515374

    申请日：2006-08-31

    申请人： Augustus K. Uht ,  David Morano ,  David Kaeli

    发明人： Augustus K. Uht ,  David Morano ,  David Kaeli

    IPC分类号： G06F15/00

    CPC分类号： G06F9/3017 ,  G06F9/30072 ,  G06F9/3844

    摘要： A computing device that provides hardware conversion of flow control predicates associated with program instructions executable within the computing device, detects the beginning and the end of a branch domain of the program instructions, and realizes the beginning and the end of the branch domain at execution time, for selectively enabling and disabling instructions within said branch domain.

    摘要翻译： 提供与在计算设备内可执行的程序指令相关联的流控制谓词的硬件转换的计算设备，检测程序指令的分支域的开始和结束，并且在执行时实现分支域的开始和结束 用于选择性地启用和禁用所述分支域内的指令。

    Automatic and transparent hardware conversion of traditional control flow to predicates
    8.
    发明授权
    Automatic and transparent hardware conversion of traditional control flow to predicates 有权
    传统控制流自动透明硬件转换为谓词

    公开(公告)号：US07210025B1

    公开(公告)日：2007-04-24

    申请号：US09838678

    申请日：2001-04-19

    申请人： Augustus K. Uht ,  David Morano ,  David Kaeli

    发明人： Augustus K. Uht ,  David Morano ,  David Kaeli

    IPC分类号： G06F15/00

    CPC分类号： G06F9/3017 ,  G06F9/30072 ,  G06F9/3844

    摘要： A computing device that provides hardware conversion of flow control predicates associated with program instructions executable within the computing device, detects the beginning and the end of a branch domain of the program instructions, and realizes the beginning and the end of the branch domain at execution time, for selectively enabling and disabling instructions within said branch domain.

    摘要翻译： 提供与在计算设备内可执行的程序指令相关联的流控制谓词的硬件转换的计算设备，检测程序指令的分支域的开始和结束，并且在执行时实现分支域的开始和结束 用于选择性地启用和禁用所述分支域内的指令。

    System for extracting low level concurrency from serial instruction streams
    9.
    发明授权
    System for extracting low level concurrency from serial instruction streams 失效
    用于从串行指令流中提取低级并发的系统

    公开(公告)号：US5201057A

    公开(公告)日：1993-04-06

    申请号：US474247

    申请日：1990-02-05

    申请人： Augustus K. Uht

    发明人： Augustus K. Uht

    IPC分类号： G06F9/38

    CPC分类号： G06F9/3836 ,  G06F9/3826 ,  G06F9/3838 ,  G06F9/3857

    摘要： An architecture for a central processing unit (cpu) provides for the extraction of low-level concurrency from sequential instruction streams. The cpu includes an instruction queue, a plurality of processing elements, a sink storage matrix for temporary storage of data elements, and relational matrixes storing dependencies between instructions in the queue. An execution matrix stores the dynamic execution state of the instructions in the queue. An executable independence calculator determines which instructions are eligible for execution and the location of source data elements. New techniques are disclosed for determining data independence of instructions, for branch prediction without state restoration or backtracking, and for the decoupling of instruction execution from memory updating.

    摘要翻译： 用于中央处理单元（cpu）的架构提供从顺序指令流中提取低级并发性。 cpu包括指令队列，多个处理元件，用于数据元素的临时存储的宿存储矩阵，以及存储队列中的指令之间依赖关系的关系矩阵。 执行矩阵将指令的动态执行状态存储在队列中。 可执行独立性计算器确定哪些指令有资格执行和源数据元素的位置。 公开了用于确定指令的数据独立性的新技术，用于没有状态恢复或回溯的分支预测，以及用于指令执行与存储器更新的去耦。

    System and method of digital system performance enhancement
    10.
    发明授权
    System and method of digital system performance enhancement 有权
    数字系统性能提升的系统和方法

    公开(公告)号：US07555084B2

    公开(公告)日：2009-06-30

    申请号：US11202656

    申请日：2005-08-11

    申请人： Augustus K. Uht

    发明人： Augustus K. Uht

    IPC分类号： H04L7/00

    CPC分类号： G01R31/31707 ,  G01R31/3172 ,  G01R31/31725

    摘要： The present invention performs a digital computation with a lower than worst-case-required clock period (i.e., a faster clock), and at the same time performs the same computation with a larger, worst-case-assumed, clock period (i.e., a slower clock) on a second system with identical hardware. The outputs from the computations are compared to determine if an error has occurred. If there is a difference in the two answers, the faster computation must be in error (i.e., a miscalculation has occurred), and the system uses the answer from the slower system. In one embodiment, the present invention utilizes two copies of the slower system that each run half as fast as the main system. However, the two copies produce results in the aggregate at the same rate as the main system, which is running at a much faster rate than possible without the invention. Hence the present invention improves performance (e.g., speed), albeit with more hardware. Advantageously, the present invention dynamically adapts to achieve the best performance possible under the actual operating conditions.

    摘要翻译： 本发明以低于最坏情况需要的时钟周期（即，更快的时钟）执行数字计算，并且同时以较大的，最坏情况下假设的时钟周期（即， 较慢的时钟）在具有相同硬件的第二个系统上。 比较来自计算的输出以确定是否发生错误。 如果两个答案有差异，则更快的计算必须是错误的（即错误计算已经发生），并且系统使用较慢系统的答案。 在一个实施例中，本发明利用较慢系统的两个副本，每个运行速度与主系统一样快。 然而，这两个副本的总体结果与主要系统的速度相同，在没有发明的情况下运行速度比可能性要快得多。 因此，本发明改进了性能（例如速度），尽管具有更多的硬件。 有利地，本发明动态地适应于在实际操作条件下实现可能的最佳性能。