公开(公告)号：US08667225B2

公开(公告)日：2014-03-04

申请号：US12558465

申请日：2009-09-11

申请人： Benjamin T. Sander ,  Bharath Narasimha Swamy ,  Swamy Punyamurtula

发明人： Benjamin T. Sander ,  Bharath Narasimha Swamy ,  Swamy Punyamurtula

IPC分类号： G06F12/00

CPC分类号： G06F12/0862 ,  G06F12/0815 ,  G06F2212/6026

摘要： A system and method for efficient data prefetching. A data stream stored in lower-level memory comprises a contiguous block of data used in a computer program. A prefetch unit in a processor detects a data stream by identifying a sequence of storage accesses referencing a contiguous blocks of data in a monotonically increasing or decreasing manner. After a predetermined training period for a given data stream, the prefetch unit prefetches a portion of the given data stream from memory without write permission, in response to an access that does not request write permission. Also, after the training period, the prefetch unit prefetches a portion of the given data stream from lower-level memory with write permission, in response to determining there has been a prior access to the given data stream that requests write permission subsequent to a number of cache misses reaching a predetermined threshold.

摘要翻译： 一种用于高效数据预取的系统和方法。 存储在下级存储器中的数据流包括在计算机程序中使用的连续的数据块。 处理器中的预取单元通过以单调递增或递减的方式识别参考连续数据块的存储访问序列来检测数据流。 在针对给定数据流的预定训练周期之后，响应于不请求写许可的访问，预取单元从存储器中预取给定数据流的一部分而不具有写许可。 此外，在训练期之后，预取单元响应于确定先前访问给定数据流的请求后的写入权限，从而从具有写许可的下级存储器中预取给定数据流的一部分 的高速缓存未命中达到预定阈值。

公开(公告)号：US20110066811A1

公开(公告)日：2011-03-17

申请号：US12558465

申请日：2009-09-11

申请人： Benjamin T. Sander ,  Bharath Narasimha Swamy ,  Swamy Punyamurtula

发明人： Benjamin T. Sander ,  Bharath Narasimha Swamy ,  Swamy Punyamurtula

IPC分类号： G06F12/08 ,  G06F12/00

CPC分类号： G06F12/0862 ,  G06F12/0815 ,  G06F2212/6026

摘要： A system and method for efficient data prefetching. A data stream stored in lower-level memory comprises a contiguous block of data used in a computer program. A prefetch unit in a processor detects a data stream by identifying a sequence of storage accesses referencing a contiguous blocks of data in a monotonically increasing or decreasing manner. After a predetermined training period for a given data stream, the prefetch unit prefetches a portion of the given data stream from memory without write permission, in response to an access that does not request write permission. Also, after the training period, the prefetch unit prefetches a portion of the given data stream from lower-level memory with write permission, in response to determining there has been a prior access to the given data stream that requests write permission subsequent to a number of cache misses reaching a predetermined threshold.

摘要翻译： 一种用于高效数据预取的系统和方法。 存储在下级存储器中的数据流包括在计算机程序中使用的连续的数据块。 处理器中的预取单元通过以单调递增或递减的方式识别参考连续数据块的存储访问序列来检测数据流。 在针对给定数据流的预定训练周期之后，响应于不请求写许可的访问，预取单元从存储器中预取给定数据流的一部分而不具有写许可。 此外，在训练期之后，预取单元响应于确定先前访问给定数据流的请求后的写入权限，从而从具有写许可的下级存储器中预取给定数据流的一部分 的高速缓存未命中达到预定阈值。

公开(公告)号：US08583894B2

公开(公告)日：2013-11-12

申请号：US12878513

申请日：2010-09-09

申请人： Swamy Punyamurtula ,  Bharath Narasimha Swamy

发明人： Swamy Punyamurtula ,  Bharath Narasimha Swamy

IPC分类号： G06F12/08

CPC分类号： G06F12/0862 ,  G06F2212/6026 ,  Y02D10/13

摘要： A hybrid prefetch method and apparatus is disclosed. A processor includes a hybrid prefetch unit configured to generate addresses for accessing data from a system memory. The hybrid prefetch unit includes a first prediction unit configured to generate a first memory address according to a first prefetch algorithm and a second prediction unit configured to generate a second memory address according to a second prefetch algorithm. The hybrid prefetcher further includes an arbitration unit configured to select one of the first and second memory addresses and further configured to provide the selected one of the first and second memory addresses during a prefetch operation.

摘要翻译： 公开了一种混合预取方法和装置。 处理器包括配置成生成用于从系统存储器访问数据的地址的混合预取单元。 混合预取单元包括：第一预测单元，被配置为根据第一预取算法生成第一存储器地址;第二预测单元，被配置为根据第二预取算法生成第二存储器地址。 混合预取器还包括仲裁单元，其被配置为选择第一和第二存储器地址中的一个，并且还被配置为在预取操作期间提供所选择的第一和第二存储器地址之一。