公开(公告)号：US20150254182A1

公开(公告)日：2015-09-10

申请号：US14201507

申请日：2014-03-07

申请人： Cavium, Inc.

发明人： David H. Asher ,  Richard E. Kessler ,  Bradley D. Dobbie ,  Isam Akkawi ,  John M. Perveiler ,  Georgios Faldamis ,  Charles M. Oliveira

IPC分类号： G06F12/08

CPC分类号： G06F12/0833 ,  G06F9/546 ,  G06F12/0813 ,  G06F12/0815 ,  G06F12/0891

摘要： According to at least one example embodiment, a method of data coherence is employed within a multi-chip system to enforce cache coherence between chip devices of the multi-node system. According at least one example embodiment, a message is received by a first chip device of the multiple chip devices from a second chip device of the multiple chip devices. The message triggers invalidation of one or more copies, if any, of a data block. The data block stored in a memory attached to, or residing in, the first chip device. Upon determining that one or more remote copies of the data block are stored in one or more other chip devices, other than the first chip device, the first chip device sends one or more invalidation requests to the one or more other chip devices for invalidating the one or more remote copies of the data block.

摘要翻译： 根据至少一个示例性实施例，在多芯片系统内采用数据一致性的方法来实现多节点系统的芯片装置之间的高速缓存一致性。 根据至少一个示例性实施例，消息由多个芯片装置的第二芯片装置由多个芯片装置的第一芯片装置接收。 该消息触发数据块的一个或多个副本（如果有）的无效。 存储在连接到或驻留在第一芯片装置中的存储器中的数据块。 在确定数据块的一个或多个远程副本被存储在除了第一芯片装置之外的一个或多个其他芯片装置中时，第一芯片装置向一个或多个其他芯片装置发送一个或多个无效请求，使无效的 数据块的一个或多个远程副本。

公开(公告)号：US09390023B2

公开(公告)日：2016-07-12

申请号：US14045674

申请日：2013-10-03

申请人： Cavium, Inc.

发明人： Richard E. Kessler ,  David H. Asher ,  Michael Sean Bertone ,  Shubhendu S. Mukherjee ,  Wilson P. Snyder, II ,  John M. Perveiler ,  Christopher J. Comis

IPC分类号： G06F12/00 ,  G06F12/08 ,  G06F9/30 ,  G06F9/00

CPC分类号： G06F12/0888 ,  G06F9/00 ,  G06F9/3004 ,  G06F9/30043 ,  G06F9/30072 ,  G06F12/0815 ,  G06F2209/521

摘要： According to at least one example embodiment, a method and corresponding apparatus for conditionally storing data include initiating an atomic sequence by executing, by a core processor, an instruction/operation designed to initiate an atomic sequence. Executing the instruction designed to initiate the atomic sequence includes loading content associated with a memory location into a first cache memory, and maintaining an indication of the memory location and a copy of the corresponding content loaded. A conditional storing operation is then performed, the conditional storing operation includes a compare-and-swap operation, executed by a controller associated with a second cache memory, based on the maintained copy of the content and the indication of the memory location.

摘要翻译： 根据至少一个示例性实施例，用于有条件地存储数据的方法和相应装置包括通过由核心处理器执行被设计为发起原子序列的指令/操作来发起原子序列。 执行旨在启动原子序列的指令包括将与存储器位置相关联的内容加载到第一高速缓冲存储器中，以及维护存储器位置的指示和加载的对应内容的副本。 然后执行条件存储操作，条件存储操作包括由与第二高速缓冲存储器相关联的控制器执行的比较和交换操作，基于内容的维护副本和存储器位置的指示。

公开(公告)号：US20150100737A1

公开(公告)日：2015-04-09

申请号：US14045674

申请日：2013-10-03

申请人： Cavium, Inc.

发明人： Richard E. Kessler ,  David H. Asher ,  Michael Sean Bertone ,  Shubhendu S. Mukherjee ,  Wilson P. Snyder, II ,  John M. Perveiler ,  Christopher J. Comis

IPC分类号： G06F12/08

CPC分类号： G06F12/0888 ,  G06F9/00 ,  G06F9/3004 ,  G06F9/30043 ,  G06F9/30072 ,  G06F12/0815 ,  G06F2209/521

摘要： According to at least one example embodiment, a method and corresponding apparatus for conditionally storing data include initiating an atomic sequence by executing, by a core processor, an instruction/operation designed to initiate an atomic sequence. Executing the instruction designed to initiate the atomic sequence includes loading content associated with a memory location into a first cache memory, and maintaining an indication of the memory location and a copy of the corresponding content loaded. A conditional storing operation is then performed, the conditional storing operation includes a compare-and-swap operation, executed by a controller associated with a second cache memory, based on the maintained copy of the content and the indication of the memory location.

摘要翻译： 根据至少一个示例性实施例，用于有条件地存储数据的方法和相应装置包括通过由核心处理器执行被设计为发起原子序列的指令/操作来发起原子序列。 执行旨在启动原子序列的指令包括将与存储器位置相关联的内容加载到第一高速缓冲存储器中，以及维护存储器位置的指示和加载的对应内容的副本。 然后执行条件存储操作，条件存储操作包括由与第二高速缓冲存储器相关联的控制器执行的比较和交换操作，基于内容的维护副本和存储器位置的指示。