利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

15 条记录 (耗时 0.036 秒)

    Circuit design point selection method and apparatus
    4.
    发明授权
    Circuit design point selection method and apparatus 失效
    电路设计点选择方法和装置

    公开(公告)号：US06954908B2

    公开(公告)日：2005-10-11

    申请号：US10315437

    申请日：2002-12-10

    申请人： Pero Subasic ,  Rodney Phelps

    发明人： Pero Subasic ,  Rodney Phelps

    IPC分类号： G06F17/50

    CPC分类号： G06F17/504

    摘要： A visualization and data mining technique can be utilized to facilitate analysis of generated sets of design points for an integrated circuit to enable easy and fast understanding of important properties of generated designs. The use of the visualization and data mining technique significantly reduces the time needed for analysis of design space and decision on which design point to choose for implementing into a circuit design.

    摘要翻译： 可以利用可视化和数据挖掘技术来便利分析集成电路的生成的设计点集合，以便容易且快速地了解所生成的设计的重要性质。 使用可视化和数据挖掘技术显着减少了分析设计空间所需的时间，并决定了为实现电路设计而选择的设计点。

    Hierarchical system design
    6.
    发明授权
    Hierarchical system design 失效
    分层系统设计

    公开(公告)号：US07957949B1

    公开(公告)日：2011-06-07

    申请号：US12685605

    申请日：2010-01-11

    申请人： Pero Subasic ,  Enis Aykut Dengi

    发明人： Pero Subasic ,  Enis Aykut Dengi

    IPC分类号： G06F17/50 ,  G06G7/62

    CPC分类号： G06F17/5045 ,  Y10S706/921

    摘要： A method of system design, and more particularly a method of designing systems that achieve a set of performance goals using a hierarchically partitioned system representation wherein performance simulations are performed at multiple levels within the hierarchy and are combined to simulate a system level result in order to reduce the aggregate time required for performance simulation.

    摘要翻译： 一种系统设计的方法，更具体地说，一种设计使用分层分区系统表示实现一组性能目标的系统的方法，其中性能模拟在层级内的多个级别执行并被组合以模拟系统级结果，以便 减少性能仿真所需的总时间。

    Systems and Methods for Contextual Analysis and Segmentation Using Dynamically-Derived Topics
    7.
    发明申请
    Systems and Methods for Contextual Analysis and Segmentation Using Dynamically-Derived Topics 有权
    使用动态派生主题进行语境分析和分割的系统和方法

    公开(公告)号：US20130080434A1

    公开(公告)日：2013-03-28

    申请号：US13241856

    申请日：2011-09-23

    申请人： Pero Subasic ,  Kenin Coloma ,  Guoying Zhang ,  Jiliang Chang ,  Manu Shukla

    发明人： Pero Subasic ,  Kenin Coloma ,  Guoying Zhang ,  Jiliang Chang ,  Manu Shukla

    IPC分类号： G06F17/30

    CPC分类号： G06F17/3071 ,  G06Q30/02

    摘要： Systems and methods are disclosed for contextual analysis and segmentation of information objects. According to one implementation, information objects, such as web pages and user profiles, may be analyzed to identify key terms. These key terms may be included in a contextual representation of an information object. By comparing the contextual representations of a plurality of information objects, one or more contextual segments (i.e., categories of information objects) may be created. Each contextual segment may also be associated with its own contextual representation. Once a contextual segment has been created, information objects may be assigned to the contextual segment. These contextual segments may be used to deliver targeted advertising, for example.

    摘要翻译： 公开了用于信息对象的上下文分析和分割的系统和方法。 根据一个实施方式，可以分析信息对象，诸如网页和用户简档，以识别关键术语。 这些关键术语可以被包括在信息对象的上下文表示中。 通过比较多个信息对象的上下文表示，可以创建一个或多个上下文段（即，信息对象的类别）。 每个上下文段也可以与其自己的上下文表示相关联。 一旦上下文段被创建，信息对象可以被分配给上下文段。 例如，这些上下文段可以用于递送目标广告。

    Constraint data management for electronic design automation
    8.
    发明授权
    Constraint data management for electronic design automation 有权
    电子设计自动化的约束数据管理

    公开(公告)号：US07003749B2

    公开(公告)日：2006-02-21

    申请号：US10755557

    申请日：2004-01-12

    申请人： Pero Subasic ,  George Bogdan Arsintescu

    发明人： Pero Subasic ,  George Bogdan Arsintescu

    IPC分类号： G06F17/50

    CPC分类号： G06F17/5072

    摘要： In a method of determining the existence of one or more conflicts in the placement or configuration of circuit objects defining a circuit, a number of constraints is defined, each of which imposes at least one limitation on at least one circuit object. A number of constraint families is then defined, each of which includes a subset of interrelated constraints. For each of a subset of the constraint families, a determination is made if a conflict exists between the constraints thereof. If not, pairs of constraint families are defined from the plurality constraint families. For each of a subset of the pairs of constraint families, a determination is made if a conflict exists between the constraints thereof. If not, the circuit objects defining the circuit are laid out subject to the constraints.

    摘要翻译： 在确定定义电路的电路对象的布置或配置中存在一个或多个冲突的方法中，定义了若干约束，每个约束对至少一个电路对象施加至少一个限制。 然后定义多个约束族，每个约束族包括相关约束的子集。 对于约束族的子集中的每一个，确定在其约束之间是否存在冲突。 如果不是，则从多个约束系列中定义约束族对。 对于约束系列对的子集中的每一个，确定在其约束之间是否存在冲突。 如果没有，定义电路的电路对象将受限于约束。

    Placer with wires for RF and analog design
    9.
    发明授权
    Placer with wires for RF and analog design 失效
    放线器用于射频和模拟设计

    公开(公告)号：US07603642B2

    公开(公告)日：2009-10-13

    申请号：US11528235

    申请日：2006-09-27

    申请人： Pero Subasic ,  Xuejin Wang ,  Enis A. Dengi ,  Ibraz H. Mohammed

    发明人： Pero Subasic ,  Xuejin Wang ,  Enis A. Dengi ,  Ibraz H. Mohammed

    IPC分类号： G06F17/50

    CPC分类号： G06F17/5072 ,  G06F17/5077

    摘要： The invention is a method of placement of components and networks (nets), utilized for interconnecting the components, of a circuit layout. The method includes forming for electrical devices, pads (or lands) and networks (nets) of a circuit layout a listing of the positions thereof with respect to one another, connections therebetween and the orientation of each net or subnet thereof in the circuit layout. The thus formed list is processed subject to at least one objective regarding the size of the circuit layout, whereupon a placement of the electrical devices and the pads is determined simultaneously with the placement of the networks.

    摘要翻译： 本发明是用于布置电路布局用于互连组件的组件和网络（网）的方法。 该方法包括形成电路布局的电气设备，焊盘（或焊盘）和网络（网），其相对于彼此的位置的列表，它们之间的连接以及电路布局中每个网络或子网的取向。 如此形成的列表被处理至少关于电路布局的大小的一个目标，于是与网络的放置同时确定电气设备和焊盘的放置。

    Performance modeling for circuit design
    10.
    发明授权
    Performance modeling for circuit design 失效
    电路设计性能建模

    公开(公告)号：US07003745B2

    公开(公告)日：2006-02-21

    申请号：US10638625

    申请日：2003-08-11

    申请人： Pero Subasic ,  Rodney Phelps

    发明人： Pero Subasic ,  Rodney Phelps

    IPC分类号： G06F17/50 ,  G06F10/13

    CPC分类号： G06F17/5068

    摘要： Each circuit simulation performed on unique layout of circuit devices generates a design point (DP) that includes device variable values and performance goal values. Circuit models for at least one performance goal are determined as a function of a first subset of the DPs. A performance goal value is determined for each circuit model based on the device variable values obtained from a second subset of the DPs. Errors are determined between the thus determined value of each performance goal and values of the corresponding performance goals obtained from the second subset of the DPs. Input values of device variables are processed with at least one of the circuit models having the smallest error associated therewith to determine therefor a performance goal value. A layout of the circuit devices is generated based on the input device variable values associated with at least one of the thus determined performance goals.

    摘要翻译： 在电路设备的独特布局上执行的每个电路仿真产生包括设备变量值和性能目标值的设计点（DP）。 作为DP的第一子集的函数确定至少一个性能目标的电路模型。 基于从DP的第二子集获得的设备变量值，为每个电路模型确定性能目标值。 在这样确定的每个绩效目标的值和从DP的第二子集获得的相应的绩效目标的值之间确定错误。 使用具有与其相关联的最小误差的至少一个电路模型来处理设备变量的输入值，以确定性能目标值。 基于与由此确定的性能目标中的至少一个相关联的输入设备变量值来生成电路设备的布局。