公开(公告)号：US07610537B2

公开(公告)日：2009-10-27

申请号：US11278615

申请日：2006-04-04

申请人： Dan Jeffrey Dickinson ,  Robert D. Kenney ,  Christina Lynne Newman-LaBounty ,  Ronald Gene Walther

发明人： Dan Jeffrey Dickinson ,  Robert D. Kenney ,  Christina Lynne Newman-LaBounty ,  Ronald Gene Walther

IPC分类号： G01R31/28 ,  G06F11/00

CPC分类号： G06F11/2242

摘要： A computer implemented method, data processing system, and computer usable code are provided for testing multi-core microprocessors. A test process initiates testing on communication bus interfaces associated with a set of processor cores on the multiprocessor in which the communication bus interfaces are disabled and wherein the testing uses a set of isolation test sequences to obtain results. The process identifies a set of functional processor cores in the set of processor cores based upon the results. The process also initiates a ramp logic built-in self-test to test a ramp associated with a functional processor core in the set of functional processor cores, wherein the ramp logic built-in self-test determines if the communication bus interface associated with functional processor core in the set of functional processor cores is functional.

摘要翻译： 提供计算机实现的方法，数据处理系统和计算机可用代码用于测试多核微处理器。 测试过程启动与多处理器上的一组处理器核心相关联的通信总线接口上的测试，其中通信总线接口被禁用，并且其中测试使用一组隔离测试序列来获得结果。 该过程基于结果识别该组处理器核心中的一组功能处理器核心。 该过程还启动斜坡逻辑内置自检，以测试与功能处理器核心中的功能处理器核心相关联的斜坡，其中斜坡逻辑内置自检确定与功能性相关联的通信总线接口 处理器核心在功能处理器核心的功能。