公开(公告)号：US06301269B1

公开(公告)日：2001-10-09

申请号：US09081746

申请日：1998-05-20

申请人： Daniel Richard Tayloe ,  Peter Joseph Armbruster ,  Kajana Aswath Rao

发明人： Daniel Richard Tayloe ,  Peter Joseph Armbruster ,  Kajana Aswath Rao

IPC分类号： H04J306

CPC分类号： H04Q11/0478 ,  H04L12/5601 ,  H04L49/106 ,  H04L49/405 ,  H04L2012/5649 ,  H04L2012/5651 ,  H04L2012/5652 ,  H04L2012/5674 ,  H04L2012/5681

摘要： A switch system (20) switches at least sixty-four asynchronous transfer mode (ATM) input data streams (22) into at least sixty-four ATM output data streams (24). The switch system (20) includes a backplane assembly (38) having integral data transmission lines, integral clock transmission lines, and discrete slots (36). A single stage space switch circuit card (26), a clock circuit card (28), and input circuit cards (30) are connected to separate slots (36) in the backplane assembly (38). The integral data transmission lines are coupled between the input circuit cards (30) and the switch circuit card (26) and the integral clock transmission lines are coupled between the clock circuit card (28) and the input circuit cards (30). Data path lengths for the integral data transmission lines differ in the backplane assembly (38), and clock path lengths for the clock transmission lines differ in the backplane assembly. A timing compensation element (86) on each of the input circuit cards (30) imparts a time delay to one of the ATM input data streams (22) to compensate for data and clock path length differences so the each of the ATM input data streams (22) arrive at the single stage switch (26) substantially synchronously.

摘要翻译： 交换机系统（20）将至少64个异步传输模式（ATM）输入数据流（22）切换成至少64个ATM输出数据流（24）。 开关系统（20）包括具有整体数据传输线，集成时钟传输线和分立时隙（36）的背板组件（38）。 单级空间开关电路卡（26），时钟电路卡（28）和输入电路卡（30）连接到背板组件（38）中的分开的槽（36）。 整体数据传输线耦合在输入电路卡（30）和开关电路卡（26）之间，整体时钟传输线耦合在时钟电路卡（28）和输入电路卡（30）之间。 集成数据传输线的数据路径长度在背板组件（38）中不同，时钟传输线的时钟路径长度在背板组件中不同。 每个输入电路卡（30）上的定时补偿元件（86）向一个ATM输入数据流（22）施加时间延迟，以补偿数据和时钟路径长度差异，因此每个ATM输入数据流 （22）基本同步到达单级开关（26）。

公开(公告)号：US6157638A

公开(公告)日：2000-12-05

申请号：US46012

申请日：1998-03-23

申请人： Daniel Richard Tayloe ,  Peter Joseph Armbruster ,  Kajana Aswath Rao

发明人： Daniel Richard Tayloe ,  Peter Joseph Armbruster ,  Kajana Aswath Rao

IPC分类号： H04L12/931 ,  H04L12/933 ,  H04L12/935 ,  H04L12/939 ,  H04L12/947 ,  H04Q19/00 ,  H04L12/28

CPC分类号： H04L49/153 ,  H04L49/1523 ,  H04L49/352 ,  H04L49/405 ,  H04L49/25 ,  H04L49/30 ,  H04L49/508 ,  H04L49/55

摘要： A high speed packet switch (100) is provided which uses a fabric size of 128.times.128 and operates at a 2.5 Gbps rate. Parallel data transport techniques are used to obtain the 2.5 Gbps data rate while operating internal switches (160) at slower rates. The packet switch fabric is fabricated on a single ASIC using high speed CMOS.

摘要翻译： 提供了一种高速分组交换机（100），其使用128×128的结构尺寸并以2.5Gbps速率工作。 当以较慢的速率操作内部交换机（160）时，使用并行数据传输技术来获得2.5 Gbps数据速率。 分组交换结构使用高速CMOS在单个ASIC上制造。