利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

8 条记录 (耗时 0.025 秒)

    System for reclassification of electronic messages in a spam filtering system
    1.
    发明授权
    System for reclassification of electronic messages in a spam filtering system 有权
    垃圾邮件过滤系统中电子信息重新分类的系统

    公开(公告)号：US08782781B2

    公开(公告)日：2014-07-15

    申请号：US12754523

    申请日：2010-04-05

    申请人： Daniel Wesley Dulitz ,  Seth Golub

    发明人： Daniel Wesley Dulitz ,  Seth Golub

    IPC分类号： G06F15/16

    CPC分类号： H04L51/12 ,  G06Q10/107

    摘要： A method for indicating probability of spam for email comprises tracking network traffic characteristics for the email, and comparing the tracked characteristics for the email to characteristics for email from trusted or known spam sources.

    摘要翻译： 用于指示电子邮件垃圾邮件概率的方法包括跟踪电子邮件的网络流量特性，并将电子邮件的跟踪特征与来自可信或已知垃圾邮件来源的电子邮件的特征进行比较。

    System for reclassification of electronic messages in a spam filtering system
    2.
    发明授权
    System for reclassification of electronic messages in a spam filtering system 有权
    垃圾邮件过滤系统中电子信息重新分类的系统

    公开(公告)号：US07693945B1

    公开(公告)日：2010-04-06

    申请号：US10882714

    申请日：2004-06-30

    申请人： Daniel Wesley Dulitz ,  Seth Golub

    发明人： Daniel Wesley Dulitz ,  Seth Golub

    IPC分类号： G06F15/16

    CPC分类号： H04L51/12 ,  G06Q10/107

    摘要： A method for indicating probability of spam for email comprises tracking network traffic characteristics for the email, and comparing the tracked characteristics for the email to characteristics for email from trusted or known spam sources.

    摘要翻译： 用于指示电子邮件垃圾邮件概率的方法包括跟踪电子邮件的网络流量特性，并将电子邮件的跟踪特征与来自可信或已知垃圾邮件来源的电子邮件的特征进行比较。

    Automatic layout standard cell routing
    4.
    发明授权
    Automatic layout standard cell routing 失效
    自动布局标准单元路由

    公开(公告)号：US5987086A

    公开(公告)日：1999-11-16

    申请号：US740721

    申请日：1996-11-01

    申请人： Srilata Raman ,  Mohankumar Guruswamy ,  Daniel Wesley Dulitz ,  Venkata K. R. Chiluvuri ,  Robert L. Maziasz

    发明人： Srilata Raman ,  Mohankumar Guruswamy ,  Daniel Wesley Dulitz ,  Venkata K. R. Chiluvuri ,  Robert L. Maziasz

    IPC分类号： G06F17/50

    CPC分类号： G06F17/5077

    摘要： A method of interconnecting transistors and other devices in order to optimize area of a layout of a cell while honoring performance constraints (1502) and enhancing yield starts with a prerouting step (152) that routes adjacent transistors using diffusion wiring (1506), routes power and ground nets (1508), routes aligned gates (1510), routes all remaining aligned source/drain nets as well as any special nets (1512). Next, all of the remaining nets are routed using an area based router (1408). Nets are order based on time criticality or net topology (1602). A routing grid is assigned for all the layers to be used in routing (1604). An initial coarse routing is performed (1606). Wire groups are assigned to routing layers (1608). Routing is improved and vias are minimized (1610). A determination is then made whether the routing solution is acceptable (1612). If the routintg solution is not acceptable, the routing space is expanded and routing costs and via costs are modifyied to improve the routing solution. Finally, the best routing solution is picked (1414).

    摘要翻译： 一种互连晶体管和其他器件的方法，以便在满足性能约束（1502）和提高产量的情况下优化单元布局的面积，并从利用扩散布线（1506）路由相邻晶体管的预路由步骤（152）开始， 和地网（1508），路由对齐门（1510），路由所有剩余的对齐的源/漏网以及任何特殊网（1512）。 接下来，使用基于区域的路由器（1408）路由所有剩余的网络。 网络是基于时间关键性或网络拓扑的顺序（1602）。 为路由中要使用的所有层分配路由网格（1604）。 执行初始粗略路由（1606）。 线组被分配给路由层（1608）。 路由改进，通孔最小化（1610）。 然后确定路由解决方案是否可接受（1612）。 如果routintg解决方案不可接受，路由空间将被扩展，路由成本和通过成本被修改以改进路由解决方案。 最后，选择最佳路由解决方案（1414）。

    Method of routing an integrated circuit
    6.
    发明授权
    Method of routing an integrated circuit 失效
    路由集成电路的方法

    公开(公告)号：US6006024A

    公开(公告)日：1999-12-21

    申请号：US740768

    申请日：1996-11-01

    申请人： Mohankumar Guruswamy ,  Daniel Wesley Dulitz ,  Andrea Fernandez ,  Srilata Raman ,  Robert L. Maziasz

    发明人： Mohankumar Guruswamy ,  Daniel Wesley Dulitz ,  Andrea Fernandez ,  Srilata Raman ,  Robert L. Maziasz

    IPC分类号： G06F17/50

    CPC分类号： G06F17/5068

    摘要： A method for automatically selecting tie styles used during the horizontal placement of substrate and well ties. A linear order of tie styles is determined (2422). Ties are placed horizontally in the layout based upon an initial tie style (2424). Route and compact layout components (2426). If the layout has satisfied the tie coverage rules (2428) the tie style selection process is complete. Otherwise, contacts, vias and ties are added where possible (2430). If the layout has now satisfied the tie coverage rules (2432) tie style selection process is complete. If not, the next tie style is chosen from the linear order (2434). The process continues by placing (2424), routing and compacting components (2426) with the new tie style, until the cell satisfies the tie coverage rules.

    摘要翻译： 一种自动选择在水平放置衬底和连接件时使用的领带风格的方法。 确定领带风格的线性顺序（2422）。 根据最初的领带风格（2424），领带水平放置在布局中。 路由和紧凑布局组件（2426）。 如果布局满足了领带覆盖规则（2428），领带风格选择过程就完成了。 否则，尽可能添加联系人，通道和关系（2430）。 如果布局现在已经满足了领带覆盖规则（2432），领带风格选择过程就完成了。 如果没有，则从线性顺序（2434）中选择下一个领带样式。 该过程通过将（2424），路由和压缩组件（2426）与新的连接样式相连，直到小区满足绑定覆盖规则。

    Automatic synthesis of standard cell layouts
    7.
    发明授权
    Automatic synthesis of standard cell layouts 失效
    自动合成标准单元布局

    公开(公告)号：US5984510A

    公开(公告)日：1999-11-16

    申请号：US740720

    申请日：1996-11-01

    申请人： Mohan Guruswamy ,  Daniel Wesley Dulitz ,  Robert L. Maziasz ,  Srilata Raman ,  Venkata K. R. Chiluvuri ,  Andrea Berens

    发明人： Mohan Guruswamy ,  Daniel Wesley Dulitz ,  Robert L. Maziasz ,  Srilata Raman ,  Venkata K. R. Chiluvuri ,  Andrea Berens

    IPC分类号： G06F17/50

    CPC分类号： G06F17/5068

    摘要： A method for automatically synthesizing standard cell layouts(170) given a circuit netlist, a template describing the layout style and a set of process design rules (136) starts by numerating an ordered sequence of physical netlists from the logical netlist(138). Next, a netlist is selected from the ordered sequence of physical netlists (140). Components are placed according to the selected physical netlist (144). The components are routed to implement interconnections specified by the netlist (154). The components are compacted (156). A next netlist is selected from the ordered sequence of physical netlists. The steps of placing, routing and compacting the components are repeated. The layout with the smallest width is selected(166). Finally, ies, contacts and vias are added and notches filled (170) to improve yield and performance of the circuit.

    摘要翻译： 给定电路网表的自动合成标准单元布局（170），描述布局样式的模板和一组过程设计规则（136）的方法通过从逻辑网表（138）计算物理网表的有序序列开始。 接下来，从有序序列的物理网表（140）中选择网表。 组件根据所选择的物理网络表放置（144）。 组件被路由以实现由网表指定的互连（154）。 部件被压实（156）。 从有序的物理网表列表中选择一个下一个网表。 重复放置，布线和压实组件的步骤。 选择宽度最小的布局（166）。 最后，添加，接触和通孔并填充凹口（170）以提高电路的产量和性能。