公开(公告)号：US07376775B2

公开(公告)日：2008-05-20

申请号：US10749929

申请日：2003-12-29

申请人： Lily Pao Looi ,  Stanley Steven Kulick ,  Dean A Mulla ,  Ashish Gupta ,  Keith R. Pflederer ,  Shivnandan D. Kaushik ,  Mohan J. Kumar ,  James B. Crossland

发明人： Lily Pao Looi ,  Stanley Steven Kulick ,  Dean A Mulla ,  Ashish Gupta ,  Keith R. Pflederer ,  Shivnandan D. Kaushik ,  Mohan J. Kumar ,  James B. Crossland

IPC分类号： G06F13/00

CPC分类号： G06F11/1666 ,  G06F13/16

摘要： In some embodiments, an apparatus includes a processor, an expander memory bridge location, a memory coupled to the expander memory bridge location, and a bus controller including intercept logic to intercept and block communication from the processor to the expander memory bridge location and to emulate an expander memory bridge. In some embodiments, a method includes intercepting and blocking a status request to a device, regardless of whether the device is installed, and responding to the status request.

摘要翻译： 在一些实施例中，一种装置包括处理器，扩展器存储器桥位置，耦合到扩展器存储器桥位置的存储器，以及总线控制器，其包括拦截和阻止从处理器到扩展器存储器桥位置的通信的截距逻辑，并且模拟 一个扩展记忆桥。 在一些实施例中，一种方法包括拦截和阻止对设备的状态请求，而不管该设备是否被安装，以及响应状态请求。

公开(公告)号：US07159046B2

公开(公告)日：2007-01-02

申请号：US10881326

申请日：2004-06-29

申请人： Dean A Mulla ,  Keith R. Pflederer

发明人： Dean A Mulla ,  Keith R. Pflederer

IPC分类号： G06F3/00 ,  G06F13/00 ,  G06F13/38 ,  G11C7/10

CPC分类号： G06F13/4027

摘要： A control hub includes a first interface and a second interface to transfer data. The first interface connects to a first bus. The second interface connects to a peripheral bus. The control hub receives configuration address and configuration data during a configuration access. The control hub transfers the configuration data between the first interface and the second interface without transferring the configuration data to a configuration data register. The control hub further includes other interfaces to allow access to peripheral devices for system management and testing purposes.

摘要翻译： 控制集线器包括第一接口和用于传送数据的第二接口。 第一个接口连接到第一个总线。 第二个接口连接到外围总线。 控制中心在配置访问期间接收配置地址和配置数据。 控制中心在第一接口和第二接口之间传输配置数据，而不将组态数据传输到配置数据寄存器。 控制中心还包括允许访问外围设备以进行系统管理和测试目的的其他接口。

公开(公告)号：US08769295B2

公开(公告)日：2014-07-01

申请号：US11195105

申请日：2005-08-01

申请人： Dean Mulla ,  Rahul Khanna ,  Keith R. Pflederer

发明人： Dean Mulla ,  Rahul Khanna ,  Keith R. Pflederer

IPC分类号： G06F21/00 ,  G06F21/31 ,  G06F21/10

CPC分类号： G06F21/31 ,  G06F21/10 ,  G06F21/73

摘要： Embodiments of the invention are generally directed to apparatuses, methods, and systems for a computing system feature activation mechanism. In an embodiment, a computing system receives a remotely generated feature activation information. The computing system compares the remotely generated feature activation information with a built-in feature activation mechanism. In an embodiment, a feature of the computing system is activated if the remotely generated feature activation information matches the built-in feature activation mechanism. Other embodiments are described and claimed.

摘要翻译： 本发明的实施例一般涉及用于计算系统特征激活机制的装置，方法和系统。 在一个实施例中，计算系统接收远程产生的特征激活信息。 计算系统将远程生成的特征激活信息与内置的特征激活机制进行比较。 在一个实施例中，如果远程生成的特征激活信息与内置特征激活机制匹配，则激活计算系统的特征。 描述和要求保护其他实施例。

公开(公告)号：US08055851B2

公开(公告)日：2011-11-08

申请号：US11638851

申请日：2006-12-14

申请人： Meenakshisundaram R. Chinthamani ,  Kai Cheng ,  Malcolm Mandviwalla ,  Bahaa Fahim ,  Keith R. Pflederer

发明人： Meenakshisundaram R. Chinthamani ,  Kai Cheng ,  Malcolm Mandviwalla ,  Bahaa Fahim ,  Keith R. Pflederer

IPC分类号： G06F13/14

CPC分类号： G06F12/0831 ,  G06F12/082

摘要： In an embodiment, a method is provided. The method of this embodiment provides receiving a request for data from a processor of a plurality of processors, determining a cache entry location based, at least in part, on the request, storing the data in a cache corresponding to the processor at the cache entry location, and storing a coherency record corresponding to the data in an affinity corresponding to the cache.

摘要翻译： 在一个实施例中，提供了一种方法。 该实施例的方法提供从多个处理器的处理器接收对数据的请求，至少部分地基于请求确定高速缓存条目位置，将数据存储在与高速缓存条目处理器相对应的高速缓存中 并且以与所述高速缓存相对应的亲和度存储对应于所述数据的一致性记录。

公开(公告)号：US20080147986A1

公开(公告)日：2008-06-19

申请号：US11638851

申请日：2006-12-14

申请人： Sundaram Chinthamani ,  Kai Cheng ,  Malcolm Mandviwalla ,  Bahaa Fahim ,  Keith R. Pflederer

发明人： Sundaram Chinthamani ,  Kai Cheng ,  Malcolm Mandviwalla ,  Bahaa Fahim ,  Keith R. Pflederer

IPC分类号： G06F12/00

CPC分类号： G06F12/0831 ,  G06F12/082

摘要： In an embodiment, a method is provided. The method of this embodiment provides receiving a request for data from a processor of a plurality of processors, determining a cache entry location based, at least in part, on the request, storing the data in a cache corresponding to the processor at the cache entry location, and storing a coherency record corresponding to the data in an affinity corresponding to the cache.

摘要翻译： 在一个实施例中，提供了一种方法。 该实施例的方法提供从多个处理器的处理器接收对数据的请求，至少部分地基于请求确定高速缓存条目位置，将数据存储在与高速缓存条目处理器相对应的高速缓存中 并且以与所述高速缓存相对应的亲和度存储对应于所述数据的一致性记录。

公开(公告)号：US07962694B2

公开(公告)日：2011-06-14

申请号：US11639118

申请日：2006-12-14

申请人： Meenakshisundaram R. Chinthamani ,  Kai Cheng ,  Malcolm Mandviwalla ,  Bahaa Fahim ,  Keith R. Pflederer

发明人： Meenakshisundaram R. Chinthamani ,  Kai Cheng ,  Malcolm Mandviwalla ,  Bahaa Fahim ,  Keith R. Pflederer

IPC分类号： G06F12/16

CPC分类号： G06F12/0831 ,  G06F12/082

摘要： In an embodiment, a method is provided. The method of this embodiment provides receiving a request for data from a processor of a plurality of processors, determining a cache entry location based, at least in part, on the request, storing the data in a cache corresponding to the processor at the cache entry location, and storing a coherency record corresponding to the data in a snoop filter in accordance with one of the following, if there is a cache miss: at the cache entry location of a corresponding affinity in the snoop filter if the cache entry location is found in the corresponding affinity, or at a derived cache entry location of the corresponding affinity if the cache entry location is not found in the corresponding affinity.

摘要翻译： 在一个实施例中，提供了一种方法。 该实施例的方法提供从多个处理器的处理器接收对数据的请求，至少部分地基于请求确定高速缓存条目位置，将数据存储在与高速缓存条目处理器相对应的高速缓存中 位置，并且如果存在高速缓存未命中，则根据以下之一存储与窥探过滤器中的数据相对应的一致性记录：如果发现高速缓存入口位置，则在窥探过滤器中的相应关联性的高速缓存入口位置处 如果在相应的亲和度中没有找到高速缓存入口位置，则以相应的关联性，或在相应的亲和度的派生高速缓存入口位置。

公开(公告)号：US20070233966A1

公开(公告)日：2007-10-04

申请号：US11639118

申请日：2006-12-14

申请人： Sundaram Chinthanmani ,  Kal Cheng ,  Malcolm Mandviwalla ,  Bahaa Fahim ,  Keith R. Pflederer

发明人： Sundaram Chinthanmani ,  Kal Cheng ,  Malcolm Mandviwalla ,  Bahaa Fahim ,  Keith R. Pflederer

IPC分类号： G06F13/00

CPC分类号： G06F12/0831 ,  G06F12/082

摘要： In an embodiment, a method is provided. The method of this embodiment provides receiving a request for data from a processor of a plurality of processors, determining a cache entry location based, at least in part, on the request, storing the data in a cache corresponding to the processor at the cache entry location, and storing a coherency record corresponding to the data in a snoop filter in accordance with one of the following, if there is a cache miss: at the cache entry location of a corresponding affinity in the snoop filter if the cache entry location is found in the corresponding affinity, or at a derived cache entry location of the corresponding affinity if the cache entry location is not found in the corresponding affinity.

摘要翻译： 在一个实施例中，提供了一种方法。 该实施例的方法提供从多个处理器的处理器接收对数据的请求，至少部分地基于请求确定高速缓存条目位置，将数据存储在与高速缓存条目处理器相对应的高速缓存中 位置，并且如果存在高速缓存未命中，则根据以下之一存储与窥探过滤器中的数据相对应的一致性记录：如果发现高速缓存入口位置，则在窥探过滤器中的相应关联性的高速缓存入口位置处 如果在相应的亲和度中没有找到高速缓存入口位置，则以相应的关联性，或在相应的亲和度的派生高速缓存入口位置。