公开(公告)号：US5327327A

公开(公告)日：1994-07-05

申请号：US969602

申请日：1992-10-30

申请人： Dean L. Frew ,  Mark A. Kressley ,  Arthur M. Wilson ,  Juanita G. Miller ,  Philip E. Hecker, Jr. ,  James Drumm ,  Randall E. Johnson ,  Rick Elder

发明人： Dean L. Frew ,  Mark A. Kressley ,  Arthur M. Wilson ,  Juanita G. Miller ,  Philip E. Hecker, Jr. ,  James Drumm ,  Randall E. Johnson ,  Rick Elder

IPC分类号： H01L25/065 ,  H05K1/11

CPC分类号： H01L25/0657 ,  H01L2225/06527 ,  H01L2225/06551 ,  H01L2225/06555 ,  H01L2225/06579 ,  H01L2924/0002

摘要： The multi-chip circuit module of the invention comprises a plurality of circuit chips assembled in a laminated stack. Each chip includes a plurality of layers of thin film interconnect patterns in the normal configuration, except for the final layer or layers, which comprise a reroute pattern that locates all circuit input and output pads along a single edge of each chip. The relocated pads are provided with contact bumps to facilitate the addition of a bonded lead to each I/O pad extending therefrom to a point beyond the edge of each chip. Thus, upon lamination the protruding tips form an array of leads on a single lateral face of the laminated chip stack.

摘要翻译： 本发明的多芯片电路模块包括组装在层叠叠层中的多个电路芯片。 每个芯片包括正常配置中的多层薄膜互连图案，除了最终层或层，其包括沿着每个芯片的单个边缘定位所有电路输入和输出焊盘的重新布线图案。 重新定位的焊盘设置有接触凸块，以便于将结合引线添加到从其延伸到每个芯片边缘的点的每个I / O焊盘。 因此，在叠层时，突出的尖端在层压芯片堆叠的单个侧面上形成引线阵列。