公开(公告)号：US20050160226A1

公开(公告)日：2005-07-21

申请号：US10760431

申请日：2004-01-20

申请人： Duane Averill ,  Russell Hoover ,  David Shedivy ,  Martha Voytovich

发明人： Duane Averill ,  Russell Hoover ,  David Shedivy ,  Martha Voytovich

IPC分类号： G06F12/00 ,  G06F12/08

CPC分类号： G06F12/0817 ,  G06F12/0891 ,  G06F2212/2542

摘要： A computer system includes multiple caches and a cache line state directory structure, having at least a portion dedicated to a particular device cache within a particular device, and contains a fixed number of entries having a one-to-one correspondence to the cache lines of the cache to which it corresponds. The cache line state directory is used to determine whether it is necessary to send an invalidation message to the device cache. In the preferred embodiment, a dedicated portion of the cache line state directory structure corresponds to an I/O bridge device cache. Preferably, the cache line state directory also maintains state for one or more processor caches in a different format. The computer system preferably uses a NUMA architecture, the directories being maintained by node servers in each node.

摘要翻译： 计算机系统包括多个高速缓存和高速缓存行状态目录结构，其具有专用于特定设备内的特定设备高速缓存的至少一部分，并且包含固定数量的与高速缓存行的一一对应关系的条目 它对应的缓存。 高速缓存行状态目录用于确定是否需要向设备缓存发送无效消息。 在优选实施例中，高速缓存行状态目录结构的专用部分对应于I / O桥设备高速缓存。 优选地，高速缓存行状态目录还维持不同格式的一个或多个处理器高速缓存的状态。 计算机系统优选地使用NUMA架构，目录由每个节点中的节点服务器维护。

公开(公告)号：US20070073974A1

公开(公告)日：2007-03-29

申请号：US11239616

申请日：2005-09-29

申请人： Duane Averill ,  Brian Vanderpool

发明人： Duane Averill ,  Brian Vanderpool

IPC分类号： G06F12/00

CPC分类号： G06F12/128 ,  G06F12/0811 ,  G06F2212/2542

摘要： A cache eviction algorithm for an inclusive cache determines which among a plurality of cache lines may be evicted from the inclusive cache based at least in part upon the state of the cache lines in a higher level cache. In particular, a cache eviction algorithm may determine, from an inclusive cache directory for a lower level cache, whether a cache line is cached in the lower level cache but not cached in any of a plurality of higher level caches for which cache directory information is additionally stored in the cache directory. Then, based upon determining that a cache line is cached in the lower level cache but not cached in any of the plurality of higher level caches, the cache eviction algorithm may select that cache line for eviction from the cache.

摘要翻译： 至少部分地基于高级缓存中的高速缓存行的状态，用于包含性高速缓存的高速缓存驱逐算法确定多个高速缓存行中的哪一个可以从包含的高速缓存中逐出。 特别地，缓存驱逐算法可以从用于较低级别高速缓存的包含性高速缓存目录中确定高速缓存行是否被缓存在较低级高速缓存中，但是不缓存在高速缓存目录信息为多个高级缓存 另外存储在缓存目录中。 然后，基于确定高速缓存行被缓存在较低级高速缓存中但不缓存在多个较高级别高速缓存中的任何一个中，高速缓存驱逐算法可以从高速缓存中选择用于驱逐的高速缓存行。

公开(公告)号：US20060080509A1

公开(公告)日：2006-04-13

申请号：US10961746

申请日：2004-10-08

申请人： Duane Averill ,  John Borkenhagen ,  Philip Hillier

发明人： Duane Averill ,  John Borkenhagen ,  Philip Hillier

IPC分类号： G06F12/00

CPC分类号： G06F12/0808 ,  G06F12/0804 ,  G06F12/126

摘要： An apparatus and method is disclosed for flushing a cache in a computing system. In a multinode computing system a cache in a first node may contain modified data in an address space of a second node. The cache in the first node must be purged prior to shutting down the first node. The computing system uses a random class replacement scheme for the cache. A cache flush routine sets a cache flush mode in a class replace select mechanism, overriding the random class replacement scheme. With the random class replacement scheme overridden, a minimum number of fetches will flush all the cache lines in the cache, each fetch loading the cache with a cache line not already in the cache. No additional delay penalty is incurred in a critical path through which fetches and stores to the cache must pass.

摘要翻译： 公开了一种用于在计算系统中刷新高速缓存的装置和方法。 在多节点计算系统中，第一节点中的高速缓存可以包含第二节点的地址空间中的修改数据。 必须在关闭第一个节点之前清除第一个节点中的缓存。 计算系统对缓存使用随机类替换方案。 缓存刷新例程在类替换选择机制中设置缓存刷新模式，覆盖随机类替换方案。 随着随机类替换方案被覆盖，最小数量的提取将刷新缓存中的所有高速缓存行，每次使用尚未在高速缓存中的缓存行来提取缓存。 在缓存提取和存储必须通过的关键路径中不会产生额外的延迟损失。