公开(公告)号：US20060080509A1

公开(公告)日：2006-04-13

申请号：US10961746

申请日：2004-10-08

申请人： Duane Averill ,  John Borkenhagen ,  Philip Hillier

发明人： Duane Averill ,  John Borkenhagen ,  Philip Hillier

IPC分类号： G06F12/00

CPC分类号： G06F12/0808 ,  G06F12/0804 ,  G06F12/126

摘要： An apparatus and method is disclosed for flushing a cache in a computing system. In a multinode computing system a cache in a first node may contain modified data in an address space of a second node. The cache in the first node must be purged prior to shutting down the first node. The computing system uses a random class replacement scheme for the cache. A cache flush routine sets a cache flush mode in a class replace select mechanism, overriding the random class replacement scheme. With the random class replacement scheme overridden, a minimum number of fetches will flush all the cache lines in the cache, each fetch loading the cache with a cache line not already in the cache. No additional delay penalty is incurred in a critical path through which fetches and stores to the cache must pass.

摘要翻译： 公开了一种用于在计算系统中刷新高速缓存的装置和方法。 在多节点计算系统中，第一节点中的高速缓存可以包含第二节点的地址空间中的修改数据。 必须在关闭第一个节点之前清除第一个节点中的缓存。 计算系统对缓存使用随机类替换方案。 缓存刷新例程在类替换选择机制中设置缓存刷新模式，覆盖随机类替换方案。 随着随机类替换方案被覆盖，最小数量的提取将刷新缓存中的所有高速缓存行，每次使用尚未在高速缓存中的缓存行来提取缓存。 在缓存提取和存储必须通过的关键路径中不会产生额外的延迟损失。

公开(公告)号：US20060187739A1

公开(公告)日：2006-08-24

申请号：US11064741

申请日：2005-02-24

申请人： John Borkenhagen ,  Sudhir Dhawan ,  Philip Hillier ,  Joseph Kirscht ,  Randolph Kolvick

发明人： John Borkenhagen ,  Sudhir Dhawan ,  Philip Hillier ,  Joseph Kirscht ,  Randolph Kolvick

IPC分类号： G11C8/00

CPC分类号： G06F11/1666 ,  G06F11/20 ,  G06F12/0607

摘要： In an aspect, a method is provided for using memory. The method includes the steps of (1) employing memory stacking, memory mirroring and memory interleaving in a total memory to reduce a number of memory entries that are written to an input/output (I/O) device while a portion of the total memory is replaced; and (2) storing data in the total memory. Numerous other aspects are provided.

摘要翻译： 在一方面，提供了一种使用存储器的方法。 该方法包括以下步骤：（1）在总存储器中采用存储器堆叠，存储器镜像和存储器交错以减少写入输入/输出（I / O）设备的存储器条目的数量，同时存储器的一部分 被替换 和（2）将数据存储在总存储器中。 提供了许多其他方面。

公开(公告)号：US20080114913A1

公开(公告)日：2008-05-15

申请号：US12018359

申请日：2008-01-23

申请人： John Borkenhagen ,  Benjamin Carter ,  Stephen Levesque

发明人： John Borkenhagen ,  Benjamin Carter ,  Stephen Levesque

IPC分类号： G06F13/00

CPC分类号： G06F9/5061

摘要： An apparatus and method is disclosed for providing capacity on demand using control to alter latency and/or bandwidth on a signaling bus in a computer system. If additional capacity is required, authorization is requested for additional capacity. If authorized, bandwidth of the signaling bus is increased to provide additional capacity in the computing system. Alternatively, upon authorization, latency of data transmissions over the signaling bus is reduced. In another alternative, upon authorization, memory timings are adjusted to speed up memory fetches and stores.

摘要翻译： 公开了一种用于通过使用控制改变计算机系统中的信令总线上的延迟和/或带宽来提供按需容量的装置和方法。 如果需要额外的容量，则需要授权额外的容量。 如果被授权，增加信令总线的带宽以在计算系统中提供额外的容量。 或者，经授权，减少了通过信令总线的数据传输的延迟。 在另一个替代方案中，经过授权，调整存储器定时以加速存储器获取和存储。

公开(公告)号：US20070168762A1

公开(公告)日：2007-07-19

申请号：US11290894

申请日：2005-11-30

申请人： Gerald Bartley ,  John Borkenhagen ,  William Hovis ,  Daniel Kolz

发明人： Gerald Bartley ,  John Borkenhagen ,  William Hovis ,  Daniel Kolz

IPC分类号： G06F11/00

CPC分类号： G06F11/1064 ,  G06F12/082

摘要： A method, and apparatus are provided for implementing a directory organization to selectively optimize performance or reliability in a computer system. A directory includes a user selected operational modes including a performance mode and a reliability mode. In the reliability mode, more directory bits are used for error correction and detection. In the performance mode, reclaimed directory bits not used for error correction and detection are used for more associativity.

摘要翻译： 提供了一种用于实现目录组织以选择性地优化计算机系统中的性能或可靠性的方法和装置。 目录包括用户选择的操作模式，包括演奏模式和可靠性模式。 在可靠性模式下，更多的目录位用于纠错和检测。 在性能模式下，不用于纠错和检测的回收目录位用于更多的关联性。

公开(公告)号：US20070083682A1

公开(公告)日：2007-04-12

申请号：US11246827

申请日：2005-10-07

申请人： Gerald Bartley ,  John Borkenhagen ,  William Hovis ,  Daniel Kolz

发明人： Gerald Bartley ,  John Borkenhagen ,  William Hovis ,  Daniel Kolz

IPC分类号： G06F13/28

CPC分类号： G06F13/28

摘要： A memory controller provides page copy logic that assures data coherency when a DMA operation to a page occurs during the copying of the page by the memory controller. The page copy logic compares the page index of the DMA operation to a copy address pointer that indicates the location currently being copied. If the page index of the DMA operation is less than the copy address pointer, the portion of the page that would be written to by the DMA operation has already been copied, so the DMA operation is performed to the physical address of the new page. If the page index of the DMA operation is greater than the copy address pointer, the portion of the page that would be written to by the DMA operation has not yet been copied, so the DMA operation is performed to the physical address of the old page.

摘要翻译： 存储器控制器提供页面复制逻辑，以便在由存储器控制器复制页面期间在页面的DMA操作发生时确保数据一致性。 页面复制逻辑将DMA操作的页面索引与指示当前正在复制的位置的复制地址指针进行比较。 如果DMA操作的页面索引小于复制地址指针，则DMA操作将被写入的页面部分已被复制，因此DMA操作被执行到新页面的物理地址。 如果DMA操作的页面索引大于复制地址指针，则DMA操作将被写入的页面部分尚未被复制，因此DMA操作被执行到旧页面的物理地址 。

公开(公告)号：US20050058086A1

公开(公告)日：2005-03-17

申请号：US10660217

申请日：2003-09-11

申请人： John Borkenhagen ,  Laura Zumbrunnen

发明人： John Borkenhagen ,  Laura Zumbrunnen

IPC分类号： G06F11/00 ,  G06F11/20 ,  H04L12/26 ,  H04L12/40

CPC分类号： G06F11/2005

摘要： Methods and apparatus are disclosed that allow an electronic system having a signaling bus with a fault on a signaling conductor to operate at a degraded performance. A block of data is transferred from a first electronic unit to a second electronic unit over the signaling bus. A transmission sequence sends the block of data using all of the nonfaulty signaling conductors using a minimum number of beats required to complete the transmission.

摘要翻译： 公开了允许具有在信令导体上具有故障的信令总线的电子系统以降级的性能来操作的方法和装置。 数据块通过信令总线从第一电子单元传送到第二电子单元。 传输序列使用所有非故障信令导体使用完成传输所需的最小次数发送数据块。

公开(公告)号：US20060129709A1

公开(公告)日：2006-06-15

申请号：US11008811

申请日：2004-12-09

申请人： Justin Bandholz ,  John Borkenhagen ,  Andrew Heinzmann ,  Terry Lyon

发明人： Justin Bandholz ,  John Borkenhagen ,  Andrew Heinzmann ,  Terry Lyon

IPC分类号： G06F3/00

CPC分类号： G06F9/52

摘要： Methods and apparatus that may be utilized to improve the scalability of multi-processor systems are provided. Data packets constructed in accordance with a defined coherence protocol may be encapsulated in standard I/O packets. As a result, the same interconnect fabric may be used to route coherent data traffic and I/O data traffic.

摘要翻译： 提供了可用于提高多处理器系统的可扩展性的方法和装置。 根据定义的相干协议构造的数据分组可以封装在标准I / O分组中。 因此，可以使用相同的互连结构来路由相干数据业务和I / O数据业务。

公开(公告)号：US20060020740A1

公开(公告)日：2006-01-26

申请号：US10897341

申请日：2004-07-22

申请人： Gerald Bartley ,  John Borkenhagen ,  Robert Drehmel ,  James Marcella

发明人： Gerald Bartley ,  John Borkenhagen ,  Robert Drehmel ,  James Marcella

IPC分类号： G06F12/14

CPC分类号： G06F13/364 ,  G06F11/2007 ,  G06F11/201

摘要： A circuit arrangement, method and apparatus utilize communication links that are selectively configurable to operate in both unidirectional and bidirectional modes to communicate data between multiple nodes that are interconnected to one another in a daisy chain configuration. As a result, in many instances communications may be maintained with nodes located both before and after a discontinuity in a daisy chain configuration.

摘要翻译： 电路装置，方法和装置利用可选地配置为在单向和双向模式中操作的通信链路，以在菊花链配置中彼此互连的多个节点之间传送数据。 结果，在许多情况下，可以维持在菊花链配置中的不连续之前和之后的节点的通信。

公开(公告)号：US20050193177A1

公开(公告)日：2005-09-01

申请号：US10790169

申请日：2004-03-01

申请人： Adrian Moga ,  John Borkenhagen ,  Russell Clapp

发明人： Adrian Moga ,  John Borkenhagen ,  Russell Clapp

IPC分类号： G06F12/00 ,  G06F12/08

CPC分类号： G06F12/0833

摘要： Selectively transmitting cache misses within multiple-node shared-memory systems employing coherence protocols is disclosed. A cache-coherent system includes a number of nodes employing a coherence protocol to maintain cache coherency, as well as memory that is divided into a number of memory units. There is a cache within each node to temporarily store contents of the memory units. Each node further has logic to determine whether a cache miss relating to a memory unit should be transmitted to one or more of the other nodes lesser in number than the total number of nodes within the system. This determination is based on whether, to ultimately reach the owning node for the memory unit, such transmission is likely to reduce total communication traffic among the total number of nodes and unlikely to increase latency as compared to broadcasting the cache miss to all the nodes within the system.

摘要翻译： 公开了在使用相干协议的多节点共享存储器系统内选择性地发送高速缓存未命中。 高速缓存一致性系统包括采用相干协议来维持高速缓存一致性的多个节点，以及被划分成多个存储器单元的存储器。 每个节点内有一个缓存，用于临时存储内存单元的内容。 每个节点还具有确定与存储器单元相关的高速缓存未命中是否应当被传送到数量小于系统内的总节点数的其他节点中的一个或多个的逻辑。 该确定基于是否最终到达存储器单元的所有节点，与将广播高速缓存未命中到所有节点内的所有节点相比，这样的传输可能减少总节点数之间的总通信流量，并且不太可能增加等待时间 系统。

公开(公告)号：US20070168617A1

公开(公告)日：2007-07-19

申请号：US11335765

申请日：2006-01-19

申请人： John Borkenhagen ,  Brian Vanderpool

发明人： John Borkenhagen ,  Brian Vanderpool

IPC分类号： G06F13/00 ,  G06F13/28

CPC分类号： G06F12/128 ,  G06F12/0897

摘要： A computer system having patrol snoop sequencer that sequences through addresses of cache lines held in a higher level cache, making snoop reads using those addresses to a lower level cache. If a particular cache line held in the higher level cache is not held in the lower level cache, the particular cache line is identified as an eviction candidate in the higher level cache when a new cache line must be loaded into the higher level cache.

摘要翻译： 具有巡逻窥探音序器的计算机系统，其通过保持在较高级别高速缓存中的高速缓存行的地址进行排序，使得使用这些地址进行窥探读取到较低级别的高速缓存。 如果保持在较高级别高速缓存中的特定高速缓存行不被保持在较低级高速缓存中，则当新的高速缓存行必须被加载到更高级高速缓存中时，特定高速缓存行被标识为较高级高速缓存中的逐出候选。