公开(公告)号：US20060220674A1

公开(公告)日：2006-10-05

申请号：US11094810

申请日：2005-03-31

申请人： Evelina Yeung ,  Karthisha Canagasaby ,  Sanjay Dabral

发明人： Evelina Yeung ,  Karthisha Canagasaby ,  Sanjay Dabral

IPC分类号： H03K19/003

CPC分类号： H03K19/00323 ,  H03K19/018528

摘要： A pre-driver circuit includes a first stage to generate a first pre-driver signal and a second stage to generate a second pre-driver signal. The first and second stages are to generate the first and second pre-driver signals to cross at a point which reduces rise-and-fall mismatch in differential signal outputs from a current-mode driver.

摘要翻译： 预驱动器电路包括产生第一预驱动器信号的第一级和产生第二预驱动器信号的第二级。 第一和第二阶段是产生第一和第二预驱动器信号以在减少来自当前模式驱动器的差分信号输出的上升和下降失配的点处交叉。

公开(公告)号：US20070030092A1

公开(公告)日：2007-02-08

申请号：US11198111

申请日：2005-08-05

申请人： Evelina Yeung ,  Sanjay Dabral ,  Pascal Meier ,  Santanu Chaudhuri

发明人： Evelina Yeung ,  Sanjay Dabral ,  Pascal Meier ,  Santanu Chaudhuri

IPC分类号： H04B3/04

CPC分类号： H04B3/145

摘要： Embodiments of a programmable passive equalizer are described herein.

摘要翻译： 本文描述了可编程无源均衡器的实施例。

公开(公告)号：US20060291552A1

公开(公告)日：2006-12-28

申请号：US11159522

申请日：2005-06-22

申请人： Evelina Yeung ,  Sanjay Dabral ,  James Jaussi ,  Alok Tripathi

发明人： Evelina Yeung ,  Sanjay Dabral ,  James Jaussi ,  Alok Tripathi

IPC分类号： H03H7/30 ,  H04B1/10

CPC分类号： H04L25/03057 ,  H04L25/03885

摘要： In some embodiments, a circuit is provided that comprises a decision feedback equalizer to receive a bit stream signal. The equalizer comprises a summing circuit having a first input to receive a cursor bit sample from the bit stream, a second input to receive a first cursor bit signal, and an output to provide a cursor bit output signal corresponding to the cursor bit sample with at least some postcursor distortion removed therefrom. Other embodiments are disclosed and/or claimed herein.

摘要翻译： 在一些实施例中，提供了包括判决反馈均衡器以接收比特流信号的电路。 均衡器包括一个求和电路，该求和电路具有从比特流接收光标比特采样的第一输入端，用于接收第一光标位信号的第二输入端和输出端，用于提供与光标位样本对应的光标位输出信号， 从其中去除最少的一些后变形畸变。 在此公开和/或要求保护的其它实施例。