利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

138 条记录 (耗时 0.02 秒)

    Pre-drivers for current-mode I/O drivers
    1.
    发明申请
    Pre-drivers for current-mode I/O drivers 有权
    当前模式I / O驱动程序的前驱动程序

    公开(公告)号：US20060220674A1

    公开(公告)日：2006-10-05

    申请号：US11094810

    申请日：2005-03-31

    申请人： Evelina Yeung ,  Karthisha Canagasaby ,  Sanjay Dabral

    发明人： Evelina Yeung ,  Karthisha Canagasaby ,  Sanjay Dabral

    IPC分类号： H03K19/003

    CPC分类号： H03K19/00323 ,  H03K19/018528

    摘要： A pre-driver circuit includes a first stage to generate a first pre-driver signal and a second stage to generate a second pre-driver signal. The first and second stages are to generate the first and second pre-driver signals to cross at a point which reduces rise-and-fall mismatch in differential signal outputs from a current-mode driver.

    摘要翻译： 预驱动器电路包括产生第一预驱动器信号的第一级和产生第二预驱动器信号的第二级。 第一和第二阶段是产生第一和第二预驱动器信号以在减少来自当前模式驱动器的差分信号输出的上升和下降失配的点处交叉。

    Pre-drivers for current-mode I/O drivers
    2.
    发明授权
    Pre-drivers for current-mode I/O drivers 有权
    当前模式I / O驱动程序的前驱动程序

    公开(公告)号：US07245156B2

    公开(公告)日：2007-07-17

    申请号：US11094810

    申请日：2005-03-31

    申请人： Evelina F. Yeung ,  Karthisha Canagasaby ,  Sanjay Dabral

    发明人： Evelina F. Yeung ,  Karthisha Canagasaby ,  Sanjay Dabral

    IPC分类号： H03K19/0175

    CPC分类号： H03K19/00323 ,  H03K19/018528

    摘要： A pre-driver circuit includes a first stage to generate a first pre-driver signal and a second stage to generate a second pre-driver signal. The first and second stages are to generate the first and second pre-driver signals to cross at a point which reduces rise-and-fall mismatch in differential signal outputs from a current-mode driver.

    摘要翻译： 预驱动器电路包括产生第一预驱动器信号的第一级和产生第二预驱动器信号的第二级。 第一和第二阶段是产生第一和第二预驱动器信号以在减少来自当前模式驱动器的差分信号输出的上升和下降失配的点处交叉。

    Equalizing a transmitter
    3.
    发明申请
    Equalizing a transmitter 有权
    变送器均衡

    公开(公告)号：US20070071083A1

    公开(公告)日：2007-03-29

    申请号：US11237118

    申请日：2005-09-28

    申请人： Karthisha Canagasaby ,  Muraleedhara Navada ,  Sanjay Dabral

    发明人： Karthisha Canagasaby ,  Muraleedhara Navada ,  Sanjay Dabral

    IPC分类号： H03H7/30

    CPC分类号： H04L25/0282 ,  H04L25/0276 ,  H04L25/0288

    摘要： In one embodiment, the present invention includes a method for associating a first plurality of current sources with a first tap coefficient and associating a second plurality of current sources with a second tap coefficient. A first plurality of output switches coupled to the first plurality of current sources is gated using the first tap coefficient and a second plurality of output switches coupled to the second plurality of current sources is gated using the second tap coefficient. In such manner, the first and second plurality of equalized current sources may be driven onto an interconnect. Other embodiments are described and claimed.

    摘要翻译： 在一个实施例中，本发明包括用于将第一多个电流源与第一抽头系数相关联并将第二多个电流源与第二抽头系数相关联的方法。 耦合到第一多个电流源的第一多个输出开关使用第一抽头系数进行门控，并且使用第二抽头系数选择耦合到第二多个电流源的第二多个输出开关。 以这种方式，第一和第二多个均衡的电流源可以被驱动到互连上。 描述和要求保护其他实施例。

    Low gain phase-locked loop circuit
    6.
    发明授权
    Low gain phase-locked loop circuit 失效
    低增益锁相环电路

    公开(公告)号：US06788155B2

    公开(公告)日：2004-09-07

    申请号：US10334276

    申请日：2002-12-31

    申请人： Santanu Chaudhuri ,  Sanjay Dabral ,  Karthisha Canagasaby

    发明人： Santanu Chaudhuri ,  Sanjay Dabral ,  Karthisha Canagasaby

    IPC分类号： H03L700

    CPC分类号： H03L7/0898 ,  H03L7/095 ,  H03L7/099 ,  H03L7/10 ,  H03L7/107 ,  H03L7/1072 ,  H03L7/18 ,  Y10S331/02

    摘要： A low gain phase-locked loop circuit comprising a phase detector, a plurality of voltage controlled oscillators, wherein each voltage controlled oscillator is selectable to provide an output clock signal based at least in part on information generated by the phase detector; and a multiplexer to output a signal generated by one of the voltage controlled oscillators as the output clock signal based on a multi-bit selection control signal.

    摘要翻译： 一种低增益锁相环电路，包括相位检测器，多个压控振荡器，其中每个压控振荡器可选地至少部分地基于由相位检测器产生的信息来提供输出时钟信号; 以及多路复用器，其基于多位选择控制信号，输出由所述压控振荡器之一产生的信号作为所述输出时钟信号。

    Decision feedback equalizer
    8.
    发明申请
    Decision feedback equalizer 审中-公开
    决策反馈均衡器

    公开(公告)号：US20060291552A1

    公开(公告)日：2006-12-28

    申请号：US11159522

    申请日：2005-06-22

    申请人： Evelina Yeung ,  Sanjay Dabral ,  James Jaussi ,  Alok Tripathi

    发明人： Evelina Yeung ,  Sanjay Dabral ,  James Jaussi ,  Alok Tripathi

    IPC分类号： H03H7/30 ,  H04B1/10

    CPC分类号： H04L25/03057 ,  H04L25/03885

    摘要： In some embodiments, a circuit is provided that comprises a decision feedback equalizer to receive a bit stream signal. The equalizer comprises a summing circuit having a first input to receive a cursor bit sample from the bit stream, a second input to receive a first cursor bit signal, and an output to provide a cursor bit output signal corresponding to the cursor bit sample with at least some postcursor distortion removed therefrom. Other embodiments are disclosed and/or claimed herein.

    摘要翻译： 在一些实施例中，提供了包括判决反馈均衡器以接收比特流信号的电路。 均衡器包括一个求和电路，该求和电路具有从比特流接收光标比特采样的第一输入端，用于接收第一光标位信号的第二输入端和输出端，用于提供与光标位样本对应的光标位输出信号， 从其中去除最少的一些后变形畸变。 在此公开和/或要求保护的其它实施例。

    Input/output driver swing control and supply noise rejection
    9.
    发明授权
    Input/output driver swing control and supply noise rejection 有权
    输入/输出驱动器摆幅控制和电源噪声抑制

    公开(公告)号：US08143911B2

    公开(公告)日：2012-03-27

    申请号：US12060251

    申请日：2008-03-31

    申请人： Zuoguo Wu ,  Feng Chen ,  Sanjay Dabral

    发明人： Zuoguo Wu ,  Feng Chen ,  Sanjay Dabral

    IPC分类号： H03K17/16 ,  H03K19/003 ,  H03K19/0175

    CPC分类号： H04L25/0276

    摘要： In general, in one aspect, the disclosure describes an apparatus having an averager to receive differential output voltages of a transmitter and generate an average transmitter output voltage. A comparator is to compare the average transmitter output voltage to a reference voltage and generate a difference therebetween. An integrator is to integrate the difference between the average transmitter output voltage and the reference voltage over time. The integrated difference is fed back to the transmitter to bias the transmitter.

    摘要翻译： 通常，在一个方面，本公开描述了一种具有平均器以接收发射机的差分输出电压并产生平均发射机输出电压的装置。 比较器将平均发射机输出电压与参考电压进行比较，并产生它们之间的差值。 积分器将整合平均发射机输出电压和参考电压随时间的差异。 积分差值被反馈给发射机以偏置发射机。