公开(公告)号：US20130055048A1

公开(公告)日：2013-02-28

申请号：US13570568

申请日：2012-08-09

申请人： HAK-SOO YU ,  CHUL-WOO PARK ,  UK-SONG KANG ,  JOO-SUN CHOI ,  HONG-SUN HWANG ,  JONG-PIL SON

发明人： HAK-SOO YU ,  CHUL-WOO PARK ,  UK-SONG KANG ,  JOO-SUN CHOI ,  HONG-SUN HWANG ,  JONG-PIL SON

IPC分类号： G11C29/04 ,  G06F11/16

CPC分类号： G11C29/24 ,  G11C29/00 ,  G11C29/76 ,  G11C29/785 ,  G11C2029/4402

摘要： A memory device comprises a memory cell array and a bad page map. The memory cell array comprises a plurality of memory cells arranged in pages and columns, wherein the memory cell array is divided into a first memory block and a second memory block each corresponding to an array of the memory cells. The bad page map stores bad page location information indicating whether each of the pages of the first memory block is good or bad. A fail page address of the first memory block is replaced by a pass page address of the second memory block according to the bad page location information.

摘要翻译： 存储器件包括存储单元阵列和坏页映射。 存储单元阵列包括以页和列排列的多个存储单元，其中存储单元阵列被划分为与存储单元阵列对应的第一存储块和第二存储块。 坏页面映射存储指示第一存储器块的每个页面是好是坏的页面位置信息。 根据坏页位置信息，第一存储块的失败页地址被第二存储块的通过页地址替换。

公开(公告)号：US20130051133A1

公开(公告)日：2013-02-28

申请号：US13586973

申请日：2012-08-16

申请人： JONG-PIL SON ,  CHUL-WOO PARK ,  HONG-SUN HWANG ,  HYUN-HO CHOI

发明人： JONG-PIL SON ,  CHUL-WOO PARK ,  HONG-SUN HWANG ,  HYUN-HO CHOI

IPC分类号： G11C11/14 ,  G11C11/15

CPC分类号： G11C11/161 ,  G11C11/1659 ,  G11C11/1673

摘要： An anti-fuse circuit includes an array of anti-fuses. Each anti-fuse has a tunneling magneto-resistance (TMR) element series connected with a transistor, such that breakdown of a magnetic tunnel junction (MTJ) in response to an applied first voltage stores fuse information. A sensing circuit senses and amplifies respective output signals provided by the anti-fuses.

摘要翻译： 反熔丝电路包括一组抗熔丝。 每个反熔丝具有与晶体管连接的隧道磁阻（TMR）元件串联，使得响应于施加的第一电压的磁隧道结（MTJ）的击穿存储熔丝信息。 感测电路感测并放大由防熔丝提供的各自的输出信号。

公开(公告)号：US20130064008A1

公开(公告)日：2013-03-14

申请号：US13604688

申请日：2012-09-06

申请人： CHAN-KYUNG KIM ,  HONG-SUN HWANG ,  CHUL-WOO PARK ,  SANG-BEOM KANG ,  HYUNG-ROK OH

发明人： CHAN-KYUNG KIM ,  HONG-SUN HWANG ,  CHUL-WOO PARK ,  SANG-BEOM KANG ,  HYUNG-ROK OH

IPC分类号： G11C7/10 ,  G11C11/02

CPC分类号： G11C5/145 ,  G11C7/12 ,  G11C11/1673

摘要： A nonvolatile memory device comprises a nonvolatile cell array comprising a memory cell and a reference cell, a clamping circuit electrically connected to the memory cell and configured to clamp a voltage applied to a data sensing line during a read operation, and a clamping voltage generation unit configured to generate a clamping voltage responsive to a first voltage having a level based on the reference cell, and to feed back the clamping voltage to the clamping circuit.

摘要翻译： 非易失性存储器件包括非易失性单元阵列，其包括存储单元和参考单元，钳位电路电连接到存储单元并且被配置为在读取操作期间钳位施加到数据感测线的电压，以及钳位电压产生单元 被配置为响应于具有基于参考单元的电平的第一电压产生钳位电压，并且将钳位电压反馈到钳位电路。