公开(公告)号：US07084662B1

公开(公告)日：2006-08-01

申请号：US10773816

申请日：2004-02-06

Applicant: Hari Om ,  Andrew J. Wright

Inventor： Hari Om ,  Andrew J. Wright

IPC: H03K19/003

CPC classification number: H03K19/0005

Abstract: A variable impedance output driver has been disclosed. One embodiment of the variable impedance output driver includes a first pull-up structure, a pull-down structure, and a comparator, coupled to the first pull-up structure and the pull-down structure, to calibrate the first pull-up structure and the pull-down structure against a reference impedance. Other embodiments are described and claimed.

Abstract translation: 已经公开了可变阻抗输出驱动器。 可变阻抗输出驱动器的一个实施例包括耦合到第一上拉结构和下拉结构的第一上拉结构，下拉结构和比较器，以校准第一上拉结构和 相对于参考阻抗的下拉结构。 描述和要求保护其他实施例。

公开(公告)号：US07888962B1

公开(公告)日：2011-02-15

申请号：US10886228

申请日：2004-07-07

Applicant: Hari Om

Inventor： Hari Om

IPC: H03K17/16 ,  H03K19/003 ,  H03K19/00

CPC classification number: H03K19/01742 ,  H04L25/0278

Abstract: An impedance matching circuit has a reference impedance. A comparator has a first input coupled to a terminal of the reference impedance and has an output. A pull-up counter is coupled to the output of the single comparator.

Abstract translation: 阻抗匹配电路具有参考阻抗。 比较器具有耦合到参考阻抗的端子的第一输入并具有输出。 上拉计数器耦合到单个比较器的输出。

公开(公告)号：US07099170B1

公开(公告)日：2006-08-29

申请号：US10940129

申请日：2004-09-14

Applicant: Steven Narum ,  Hari Om ,  Nabil M. Masri

Inventor： Steven Narum ,  Hari Om ,  Nabil M. Masri

IPC: G11C15/00

CPC classification number: G11C15/00

Abstract: A content addressable memory (CAM) device (400) can sequentially apply command and key data to different sections (404-1 to 404-4). Within each section, CAM cores (402-11 to 402-44) can be sequentially activated. Current surges when transitioning from an idle state to an active state, or vice versa, can be significantly reduced with additional latency but no loss in throughput.

Abstract translation: 内容可寻址存储器（CAM）设备（400）可以将命令和密钥数据顺序地应用于不同的部分（404-1至404-4）。 在每个部分内，CAM核心（402 - 11至402 - 44）可以顺序启动。 当从空闲状态转换到活动状态（反之亦然）时，电流冲击可以显着减少，而额外的延迟，但吞吐量没有损失。

公开(公告)号：US06958925B1

公开(公告)日：2005-10-25

申请号：US10746899

申请日：2003-12-24

Applicant: Hari Om ,  Ajay Srikrishna ,  Nabil N. Masri

Inventor： Hari Om ,  Ajay Srikrishna ,  Nabil N. Masri

IPC: G11C15/00 ,  G11C15/04

CPC classification number: G11C15/00

Abstract: A content addressable memory (CAM) device (300) can receive a compare data value having a native word size. The compare data value can be split into smaller portions, with one portion can be applied to a first CAM block (302-0) and another being applied to a second CAM block (302-1) on a subsequent clock (CAMCLK) cycle. Activation of circuit elements in the second CAM block (302-1) can be conditioned on first match results (CMATCHA0 to CMATCHAn) generated by first CAM block (302-0).

Abstract translation: 内容可寻址存储器（CAM）设备（300）可以接收具有本机字大小的比较数据值。 比较数据值可以被分割成更小的部分，其中一个部分可以应用于第一CAM块（302-0），而另一个部分可以应用到后续时钟（CAMCLK）周期上的第二CAM块（302-1）。 第二CAM块（302-1）中的电路元件的激活可以由第一CAM块（302-1）产生的第一匹配结果（CMATCHA 到CMATCHA 0）。

公开(公告)号：US07565481B1

公开(公告)日：2009-07-21

申请号：US10977516

申请日：2004-10-29

Applicant: Hari Om

Inventor： Hari Om

IPC: G06F12/00 ,  G06F13/00 ,  G11C15/00

CPC classification number: G11C15/00

Abstract: A content addressable memory (CAM) device (200) can provide for suppression of hit indications. Prioritized match indications (212) can be applied in parallel to both an encoding read-only-memory (ROM) (204-1) and suppression data store (206). A suppression data store (206) can output suppression bits (SH0 and SH1) that correspond to each CAM entry. Hit indications can be selectively suppressed according the values of suppression bits (SH0 and SH1). Hit suppression methods for a CAM device are also disclosed.

Abstract translation: 内容可寻址存储器（CAM）设备（200）可以提供抑制命中指示。 优先匹配指示（212）可以并行地应用于编码只读存储器（ROM）（204-1）和抑制数据存储（206）两者。 抑制数据存储（206）可以输出与每个CAM条目相对应的抑制位（SH0和SH1）。 可以根据抑制位（SH0和SH1）的值选择性地抑制命中指示。 还公开了用于CAM设备的击打抑制方法。

公开(公告)号：US07277983B1

公开(公告)日：2007-10-02

申请号：US11085399

申请日：2005-03-21

Applicant: Hari Om

Inventor： Hari Om

IPC: G06F12/00 ,  G11C15/00

CPC classification number: G11C15/00

Abstract: A CAM device (100) according to an embodiment can include a control circuit (106) that can sequentially activate, with dummy operations, an increasingly larger number of CAM blocks (102-1 to 102-16) in response to a start-up circuit (104) indication until an initial number of CAM blocks is activated. A control circuit (106) can receive a user configurable block number (USER_BLK) and adjust the number of CAM blocks in a sequentially fashion, with dummy operations, until the user configurable number of CAM blocks is being activated. If a received command is targeted to less than the user configurable block number of CAM blocks, a control circuit (106) can activate, with dummy operations, an additional number of CAM blocks so that the total number of CAM blocks activate equals the user configurable block number.

Abstract translation: 根据实施例的CAM设备（100）可以包括控制电路（106），该控制电路（106）可响应于启动而以虚拟操作顺序地激活越来越多数量的CAM块（102-1至102-16） 电路（104）指示，直到初始数量的CAM块被激活。 控制电路（106）可以接收用户可配置的块号（USER_BLK），并以空操作顺序地调整CAM块的数量，直到用户可配置的CAM块的数量被激活。 如果接收到的命令被定位为小于用户可配置的块数量的CAM块，则控制电路（106）可以通过虚拟操作来激活附加数量的CAM块，使得CAM块的总数激活等于用户可配置 块号。

公开(公告)号：US07149101B1

公开(公告)日：2006-12-12

申请号：US11014123

申请日：2004-12-15

Applicant: Hari Om ,  Andrew Wright

Inventor： Hari Om ,  Andrew Wright

IPC: G11C15/00

CPC classification number: G11C15/00

Abstract: A content addressable memory (CAM) device (200) can include a control block (202) having a dummy control circuit (216). A dummy control circuit (216) can initiate dummy searches (or other operations) prior to and/or during actual searches to reduce overall supply current transients. Methods for initiating dummy searches are also disclosed.

Abstract translation: 内容可寻址存储器（CAM）设备（200）可以包括具有虚拟控制电路（216）的控制块（202）。 虚拟控制电路（216）可以在实际搜索之前和/或期间启动虚拟搜索（或其他操作）以减少总体电源电流瞬变。 还公开了用于启动虚拟搜索的方法。