公开(公告)号：US20120096445A1

公开(公告)日：2012-04-19

申请号：US12906639

申请日：2010-10-18

申请人： Heikki Ilmari Berg ,  Harri Hirvola ,  Tommi Juhani Zetterman ,  Kalle August Raiskila

发明人： Heikki Ilmari Berg ,  Harri Hirvola ,  Tommi Juhani Zetterman ,  Kalle August Raiskila

IPC分类号： G06F9/45

CPC分类号： G06F9/44547

摘要： A method for providing portability of partially accelerated signal processing applications may include receiving target information descriptive of accelerated function availability of a target hardware platform, receiving source code for an application and defining functions associated with the application, at least one of the functions being capable of accelerated implementation in the target hardware platform, and causing compiling of an executable code including either an at least partially hardware accelerated implementation or a processor-based implementation based on the target information. A corresponding apparatus and computer program product are also provided.

摘要翻译： 用于提供部分加速信号处理应用的可移植性的方法可以包括：接收描述目标硬件平台的加速功能可用性的目标信息，接收应用的源代码和定义与该应用相关联的功能，所述功能中的至少一个能够 在目标硬件平台中加速实现，并且导致基于目标信息编译包括至少部分硬件加速实现或基于处理器的实现的可执行代码。 还提供了相应的装置和计算机程序产品。

公开(公告)号：US08819345B2

公开(公告)日：2014-08-26

申请号：US13399048

申请日：2012-02-17

申请人： Tommi Juhani Zetterman ,  Kalle August Raiskila ,  Harri Hirvola

发明人： Tommi Juhani Zetterman ,  Kalle August Raiskila ,  Harri Hirvola

IPC分类号： G06F12/08

CPC分类号： G06F12/084 ,  G06F9/544 ,  G06F12/0284 ,  G06F12/0806 ,  G06F15/167 ,  Y02D10/13

摘要： Method, apparatus, and computer program product embodiments of the invention are disclosed for efficient communication between processor units in a multi-core processor integrated circuit architecture. In example embodiments of the invention, a method comprises: storing with a shared inter-core communication unit in a multi-core processor, first data produced by a producer processor core, in a first token memory located at a first memory address of a memory address space; and connecting with the shared inter-core communication unit, the first token memory to a consumer processor core of the multi-core processor, to load the first data from the first token memory into the consumer processor core, in response to a first-type command from the producer processor core.

摘要翻译： 公开了用于多核处理器集成电路架构中的处理器单元之间的有效通信的本发明的方法，装置和计算机程序产品实施例。 在本发明的示例性实施例中，一种方法包括：将多个核心处理器中的共享核心间通信单元存储在生产者处理器核心产生的第一数据库中，位于位于存储器的第一存储器地址的第一令牌存储器 地址空间; 以及将所述共享核心间通信单元，所述第一令牌存储器连接到所述多核处理器的消费者处理器核心，以将所述第一数据从所述第一令牌存储器加载到所述消费者处理器核心中，以响应于所述第一类型 来自生产者处理器核心的命令。

公开(公告)号：US20130219130A1

公开(公告)日：2013-08-22

申请号：US13399048

申请日：2012-02-17

申请人： Tommi Juhani ZETTERMAN ,  Kalle August Raiskila ,  Harri Hirvola

发明人： Tommi Juhani ZETTERMAN ,  Kalle August Raiskila ,  Harri Hirvola

IPC分类号： G06F12/00

CPC分类号： G06F12/084 ,  G06F9/544 ,  G06F12/0284 ,  G06F12/0806 ,  G06F15/167 ,  Y02D10/13

摘要： Method, apparatus, and computer program product embodiments of the invention are disclosed for efficient communication between processor units in a multi-core processor integrated circuit architecture. In example embodiments of the invention, a method comprises: storing with a shared inter-core communication unit in a multi-core processor, first data produced by a producer processor core, in a first token memory located at a first memory address of a memory address space; and connecting with the shared inter-core communication unit, the first token memory to a consumer processor core of the multi-core processor, to load the first data from the first token memory into the consumer processor core, in response to a first-type command from the producer processor core.

摘要翻译： 公开了用于多核处理器集成电路架构中的处理器单元之间的有效通信的本发明的方法，装置和计算机程序产品实施例。 在本发明的示例性实施例中，一种方法包括：将多个核心处理器中的共享核心间通信单元存储在生产者处理器核心产生的第一数据库中，位于位于存储器的第一存储器地址的第一令牌存储器 地址空间; 以及将所述共享核心间通信单元，所述第一令牌存储器连接到所述多核处理器的消费者处理器核心，以将所述第一数据从所述第一令牌存储器加载到所述消费者处理器核心中，以响应于所述第一类型 来自生产者处理器核心的命令。

公开(公告)号：US08909892B2

公开(公告)日：2014-12-09

申请号：US13524266

申请日：2012-06-15

申请人： Tommi Juhani Zetterman ,  Harri Hirvola

发明人： Tommi Juhani Zetterman ,  Harri Hirvola

IPC分类号： G06F15/80

CPC分类号： G06F9/463 ,  G06F9/30181 ,  G06F12/02 ,  Y02D10/13

摘要： Embodiments of the invention enable fast context switching of application specific processors having functional units with an architecturally visible state. In example embodiments, a processor allocates memory space to store two process control blocks for two active tasks to be performed by the processor comprising one or more custom functional units having a respective processing state not accessible by the processor. A memory controller stores the processing state of the custom functional units currently running a first active task, in a first process control block, in response to a preemptive task switch requirement. The memory controller loads a second processing state of the custom functional units for a second active task, from a second process control block in the memory, in response to the preemptive task switch requirement. The processor may then perform the second active task, based on the second processing state loaded into the custom functional units.

摘要翻译： 本发明的实施例能够实现具有具有架构可见状态的功能单元的应用特定处理器的快速上下文切换。 在示例实施例中，处理器分配存储器空间以存储要由处理器执行的两个活动任务的两个过程控制块，所述处理器包括具有处理器不可访问的相应处理状态的一个或多个定制功能单元。 存储器控制器响应于抢占任务切换要求，将当前运行第一活动任务的定制功能单元的处理状态存储在第一进程控制块中。 存储器控制器响应于先占任务切换要求，从存储器中的第二进程控制块加载用于第二活动任务的定制功能单元的第二处理状态。 然后，处理器可以基于加载到定制功能单元中的第二处理状态来执行第二活动任务。