公开(公告)号：US5890799A

公开(公告)日：1999-04-06

申请号：US966831

申请日：1997-11-10

申请人： Hing Leung Yiu ,  Harvey Wong ,  Wendy Reed

发明人： Hing Leung Yiu ,  Harvey Wong ,  Wendy Reed

IPC分类号： G06F1/32 ,  G06F1/00

CPC分类号： G06F1/3218

摘要： A method and apparatus for reducing power consumption in a portable electronic device (100) with an LCD screen (104) and operating with a CPU (114) switchable between a high power mode and a low power mode. When input commences on a surface of the LCD screen (104), an interrupt signaler (108) generates a first interrupt signal to an interrupt controller (112). Upon receiving the first interrupt signal, the interrupt controller (112) switches the CPU (114) from the low power mode to the high power mode, turning on at least one detection panel (106) coupled to the LCD screen (104) and to an ADC (110). When input ceases on the surface, the interrupt signaler (108) generates a second interrupt signal to switch the CPU (114) from the high power mode to the low power mode, turning off the at least one detection panel (106) and the ADC (110).

摘要翻译： 一种用于利用LCD屏幕（104）降低便携式电子设备（100）中的功率消耗并且可以在高功率模式和低功率模式之间切换的CPU（114）操作的方法和装置。 当在LCD屏幕（104）的表面上开始输入时，中断信号器（108）向中断控制器（112）产生第一中断信号。 在中断控制器（112）接收到第一个中断信号后，将CPU（114）从低功率模式切换到高功率模式，打开耦合到LCD屏幕（104）的至少一个检测面板（106），并打开 ADC（110）。 当表面上的输入停止时，中断信号器（108）产生第二中断信号，以将CPU（114）从高功率模式切换到低功率模式，关断至少一个检测面板（106）和ADC （110）。

公开(公告)号：US5825706A

公开(公告)日：1998-10-20

申请号：US958645

申请日：1997-10-27

申请人： Ralph Snowden ,  Wendy Reed ,  Glen James Zoerner ,  Wai-Kin Steven Kwan ,  On Ki Andrew Chu ,  Hing Leung Yiu

发明人： Ralph Snowden ,  Wendy Reed ,  Glen James Zoerner ,  Wai-Kin Steven Kwan ,  On Ki Andrew Chu ,  Hing Leung Yiu

IPC分类号： G06F1/24 ,  G06F12/00 ,  G11C11/406 ,  G11C7/00

CPC分类号： G11C11/406

摘要： When an external reset signal EXRST is asserted received by a reset unit (6), it is synchronised with an internal clock to produce an internal reset signal INRST, which is applied to a CPU (4) and other modules in the circuit to reset them. While the internal reset signal INRST is being applied to the CPU, the rate of a refresh signal being generated by a DRAM controller (7) for refreshing data in DRAM (3) is increased. Then, when the external reset signal EXRST is disabled, a delayed reset signal DLYRST is generated and applied to the DRAM controller (7) so that it is reset. The CPU, being already reset, can then quickly reconfigure the DRAM controller and re-enable it to resume refreshing the DRAM (4), thus maintaining the data in the DRAM.

摘要翻译： 当由复位单元（6）接收到外部复位信号EXRST时，它与内部时钟同步，产生内部复位信号INRST，该内部复位信号INRST被施加到电路中的CPU（4）和其他模块以复位它们 。 当内部复位信号INRST被施加到CPU时，由用于刷新DRAM（3）中的数据的DRAM控制器（7）产生的刷新信号的速率增加。 然后，当外部复位信号EXRST被禁止时，生成延迟的复位信号DLYRST并将其施加到DRAM控制器（7），使得其被复位。 已经重置的CPU可以快速重新配置DRAM控制器，并重新启用它来恢复刷新DRAM（4），从而将数据保留在DRAM中。

公开(公告)号：US5802541A

公开(公告)日：1998-09-01

申请号：US608388

申请日：1996-02-28

申请人： Wendy Reed

发明人： Wendy Reed

IPC分类号： G06F12/06 ,  G06F13/42 ,  G06F12/00 ,  G11C11/407 ,  G11C11/413 ,  H03K19/0175

CPC分类号： G06F13/4239 ,  G06F12/06

摘要： A data processing system (10) including a chip select circuit (40) which allows flexible attribute protection, and a method for providing a plurality of chip select signals in the data processing system are disclosed. Each of two or more decoders (42, 48) determines whether a bus cycle address is within a programmable region and matches one or more programmable attributes, and if so activates a corresponding match signal. A logical operation circuit (60) then selectively causes a chip select signal (72) to be activated in response to a logical operation performed on the match signals. In one embodiment, the logical operation circuit (60) may cause the chip select signal (72) to be activated if either of two match signals (47, 53) is activated, allowing for example the same region of memory to be accessed from two address spaces using the same chip select signal (72).

摘要翻译： 公开了一种包括允许灵活属性保护的片选电路（40）的数据处理系统（10），以及用于在数据处理系统中提供多个片选信号的方法。 两个或多个解码器（42,48）中的每一个确定总线周期地址是否在可编程区域内并且匹配一个或多个可编程属性，并且如果激活相应的匹配信号。 逻辑运算电路（60）然后选择性地使芯片选择信号（72）响应于对匹配信号执行的逻辑运算而被激活。 在一个实施例中，逻辑运算电路（60）可以使芯片选择信号（72）激活，如果两个匹配信号（47,53）中的任一个被激活，例如允许从两个存储器访问相同的存储器区域 地址空间使用相同的片选信号（72）。