公开(公告)号：US06900909B2

公开(公告)日：2005-05-31

申请号：US09725569

申请日：2000-11-30

申请人： Yoshiyuki Namizuka ,  Hideto Miyazaki ,  Shinya Miyazaki ,  Sugitaka Oteki ,  Yuji Takahashi ,  Takeharu Tone ,  Fumio Yoshizawa ,  Hiroaki Fukuda ,  Yasuyuki Nomizu ,  Takako Satoh ,  Rie Ishii ,  Hiroyuki Kawamoto

发明人： Yoshiyuki Namizuka ,  Hideto Miyazaki ,  Shinya Miyazaki ,  Sugitaka Oteki ,  Yuji Takahashi ,  Takeharu Tone ,  Fumio Yoshizawa ,  Hiroaki Fukuda ,  Yasuyuki Nomizu ,  Takako Satoh ,  Rie Ishii ,  Hiroyuki Kawamoto

IPC分类号： H04N1/00 ,  H04N1/21 ,  H04N1/32 ,  H04N1/40 ,  G06K15/00 ,  H04M11/00

CPC分类号： H04N1/32512 ,  H04N1/00915 ,  H04N1/32358 ,  H04N1/32502 ,  H04N1/32561 ,  H04N1/32587 ,  H04N1/32603 ,  H04N1/40 ,  H04N2201/0081 ,  H04N2201/0087

摘要： An image processor has a controller unit connected to at least one of functional units such as an image reading unit, detects a source of input of image data according to a network I/F or a parallel bus I/F. An image-memory access control section transmits the image data input from each of the functional units to a memory group and also transmits the image data stored in the memory group to the functional unit. A system controller controls the overall apparatus and also controls the image-memory access control section according to the input source of the image data to determine an order of transmitting the image data to the memory group.

公开(公告)号：US06963420B1

公开(公告)日：2005-11-08

申请号：US09693987

申请日：2000-10-23

申请人： Hiroyuki Kawamoto ,  Yasuyuki Nomizu ,  Yoshiyuki Namizuka ,  Hideto Miyazaki ,  Shinya Miyazaki ,  Yuji Takahashi ,  Takako Satoh ,  Takeharu Tone ,  Fumio Yoshizawa ,  Hiroaki Fukuda ,  Rie Ishii ,  Sugitaka Oteki

发明人： Hiroyuki Kawamoto ,  Yasuyuki Nomizu ,  Yoshiyuki Namizuka ,  Hideto Miyazaki ,  Shinya Miyazaki ,  Yuji Takahashi ,  Takako Satoh ,  Takeharu Tone ,  Fumio Yoshizawa ,  Hiroaki Fukuda ,  Rie Ishii ,  Sugitaka Oteki

IPC分类号： G06T1/20 ,  G06F15/00 ,  G06T1/60

CPC分类号： G06T1/20 ,  H04N1/00127 ,  H04N1/0083

摘要： The image processing apparatus comprises an input I/F memory which reads pixels having a predetermined length, subjects the read pixels to buffering, and writes them in a SIMD type processor. The SIMD type processor performs batch processing of the pixels. Further, an output I/F memory reads the pixels batch-processed by the SIMD type processor, subjects the read pixels to buffering and writes them in a predetermined output destination. Read and/or write timing of IN—FIFO and OUT—FIFO is appropriately controlled.

摘要翻译： 图像处理装置包括读取具有预定长度的像素的输入I / F存储器，使读取像素缓冲，并将其写入SIMD型处理器。 SIMD型处理器执行像素的批处理。 此外，输出I / F存储器读取由SIMD型处理器批量处理的像素，对读取的像素进行缓冲，并将它们写入预定的输出目的地。 适当地控制IN _{- FIFO和OUT < - SUB> FIFO的读取和/或写入时序。}

公开(公告)号：US06954281B2

公开(公告)日：2005-10-11

申请号：US09735649

申请日：2000-12-14

申请人： Hiroaki Fukuda ,  Yoshiyuki Namizuka ,  Shinya Miyazaki ,  Sugitaka Oteki ,  Takako Satoh ,  Rie Ishii ,  Takeharu Tone ,  Hiroyuki Kawamoto ,  Hideto Miyazaki ,  Fumio Yoshizawa ,  Yuji Takahashi ,  Yasuyuki Nomizu

发明人： Hiroaki Fukuda ,  Yoshiyuki Namizuka ,  Shinya Miyazaki ,  Sugitaka Oteki ,  Takako Satoh ,  Rie Ishii ,  Takeharu Tone ,  Hiroyuki Kawamoto ,  Hideto Miyazaki ,  Fumio Yoshizawa ,  Yuji Takahashi ,  Yasuyuki Nomizu

IPC分类号： B41J21/00 ,  G06T1/20 ,  H04N1/21 ,  G06F15/00 ,  G06K1/00

CPC分类号： G06T1/20

摘要： A programmable image processor capable of realizing a plurality of image formation operations is comprised of an SIMD type data operation processing section, RAMs, memory controllers, and memory switches. The memory controller and the memory switches selectively connect the plurality of RAMs to the data operation processing section thereby changing the memory capacity allotted to each image formation operation among a plurality of image formation operations.

摘要翻译： 能够实现多个图像形成操作的可编程图像处理器包括SIMD型数据操作处理部分，RAM，存储器控制器和存储器开关。 存储器控制器和存储器开关选择性地将多个RAM连接到数据操作处理部分，从而改变在多个图像形成操作中分配给每个图像形成操作的存储器容量。

公开(公告)号：US20050157945A1

公开(公告)日：2005-07-21

申请号：US11080569

申请日：2005-03-16

申请人： Yoshiyuki Namizuka ,  Hideto Miyazaki ,  Shinya Miyazaki ,  Sugitaka Oteki ,  Yuji Takahashi ,  Takeharu Tone ,  Fumio Yoshizawa ,  Hiroaki Fukuda ,  Yasuyuki Nomizu ,  Takako Satoh ,  Rie Ishii ,  Hiroyuki Kawamoto

发明人： Yoshiyuki Namizuka ,  Hideto Miyazaki ,  Shinya Miyazaki ,  Sugitaka Oteki ,  Yuji Takahashi ,  Takeharu Tone ,  Fumio Yoshizawa ,  Hiroaki Fukuda ,  Yasuyuki Nomizu ,  Takako Satoh ,  Rie Ishii ,  Hiroyuki Kawamoto

IPC分类号： H04N1/00 ,  H04N1/21 ,  H04N1/32 ,  H04N1/40 ,  G06K9/36

CPC分类号： H04N1/32512 ,  H04N1/00915 ,  H04N1/32358 ,  H04N1/32502 ,  H04N1/32561 ,  H04N1/32587 ,  H04N1/32603 ,  H04N1/40 ,  H04N2201/0081 ,  H04N2201/0087

摘要： An image processor has a controller unit connected to at least one of functional units such as an image reading unit, detects a source of input of image data according to a network I/F or a parallel bus I/F. An image-memory access control section transmits the image data input from each of the functional units to a memory group and also transmits the image data stored in the memory group to the functional unit. A system controller controls the overall apparatus and also controls the image-memory access control section according to the input source of the image data to determine an order of transmitting the image data to the memory group.

摘要翻译： 图像处理器具有连接到诸如图像读取单元的功能单元中的至少一个的控制器单元，根据网络I / F或并行总线I / F检测图像数据的输入源。 图像存储器访问控制部分将从每个功能单元输入的图像数据发送到存储器组，并且将存储在存储器组中的图像数据发送到功能单元。 系统控制器控制整个装置，并且还根据图像数据的输入源来控制图像存储器访问控制部分，以确定将图像数据发送到存储器组的顺序。

公开(公告)号：US06862101B1

公开(公告)日：2005-03-01

申请号：US09654050

申请日：2000-09-01

申请人： Hideto Miyazaki ,  Yoshiyuki Namizuka ,  Yuji Takahashi ,  Yasuyuki Nomizu ,  Hiroyuki Kawamoto ,  Sugitaka Oteki ,  Takako Satoh ,  Rie Ishii ,  Shinya Miyazaki ,  Hiroaki Fukuda ,  Fumio Yoshizawa ,  Takeharu Tone

发明人： Hideto Miyazaki ,  Yoshiyuki Namizuka ,  Yuji Takahashi ,  Yasuyuki Nomizu ,  Hiroyuki Kawamoto ,  Sugitaka Oteki ,  Takako Satoh ,  Rie Ishii ,  Shinya Miyazaki ,  Hiroaki Fukuda ,  Fumio Yoshizawa ,  Takeharu Tone

IPC分类号： G06F9/06 ,  G06F15/00 ,  G06T1/00 ,  G06T1/20 ,  H04N1/00 ,  H04N1/32

CPC分类号： H04N1/00973 ,  H04N1/00204 ,  H04N1/32358 ,  H04N1/32561 ,  H04N1/32598

摘要： An image processor has a transfer control section that transfers a sequence of image processing and data for image processing to be added or updated from a host buffer to program RAM and data RAM. The host buffer receives the sequence of image processing and data for image processing to be added or updated transferred from a process controller, and temporarily stores the sequence and the data during idle cycle time that a processor array section does not execute image processing. The transfer control section provides controls for transfer so that the sequence of image processing and data for image processing to be added or updated are split into blocks for a plurality of transfer times, and the blocks are transferred from the host buffer to the program RAM and the data RAM.

摘要翻译： 图像处理器具有传送控制部分，其将用于图像处理的序列和用于从主机缓冲器添加或更新的图像处理的数据传送到程序RAM和数据RAM。 主机缓冲器从处理控制器接收图像处理序列和要被添加或更新的图像处理数据，并且在处理器阵列部分不执行图像处理的空闲周期时间期间临时存储序列和数据。 传送控制部分提供用于传送的控制，使得要添加或更新的图像处理序列和用于图像处理的数据被分割成用于多个传送时间的块，并且将块从主机缓冲器传送到程序RAM和 数据RAM。

公开(公告)号：US07072058B1

公开(公告)日：2006-07-04

申请号：US09706783

申请日：2000-11-07

申请人： Hideto Miyazaki ,  Yoshiyuki Namizuka ,  Yuji Takahashi ,  Yasuyuki Nomizu ,  Sugitaka Oteki ,  Takako Satoh ,  Rie Ishii ,  Takeharu Tone ,  Hiroaki Fukuda ,  Shinya Miyazaki ,  Fumio Yoshizawa ,  Hiroyuki Kawamoto

发明人： Hideto Miyazaki ,  Yoshiyuki Namizuka ,  Yuji Takahashi ,  Yasuyuki Nomizu ,  Sugitaka Oteki ,  Takako Satoh ,  Rie Ishii ,  Takeharu Tone ,  Hiroaki Fukuda ,  Shinya Miyazaki ,  Fumio Yoshizawa ,  Hiroyuki Kawamoto

IPC分类号： G06F15/00

CPC分类号： H04N1/32587 ,  H04N1/32561 ,  H04N2201/0094

摘要： An image processing apparatus is connected to a plurality of functional units including an image processor which processes images. A process controller provides control over the entire operation. A ROM previously stores information about the content of the image processing. The process controller reads the information stored in the ROM and transfers this information in a host buffer provided with the image processor. The image processor processes the image data based on the information stored in the host buffer.

摘要翻译： 图像处理装置连接到包括处理图像的图像处理器的多个功能单元。 过程控制器提供对整个操作的控制。 ROM预先存储关于图像处理的内容的信息。 过程控制器读取存储在ROM中的信息，并将该信息传送到与图像处理器一起提供的主机缓冲器中。 图像处理器基于存储在主机缓冲器中的信息处理图像数据。

公开(公告)号：US20050237570A1

公开(公告)日：2005-10-27

申请号：US11166192

申请日：2005-06-27

申请人： Yoshiyuki Namizuka ,  Yuji Takahashi ,  Shinya Miyazaki ,  Sugitaka Oteki ,  Takako Satoh ,  Rie Ishii ,  Takeharu Tone ,  Hiroaki Fukuda ,  Hiroyuki Kawamoto ,  Yasuyuki Nomizu ,  Fumio Yoshizawa ,  Hideto Miyazaki

发明人： Yoshiyuki Namizuka ,  Yuji Takahashi ,  Shinya Miyazaki ,  Sugitaka Oteki ,  Takako Satoh ,  Rie Ishii ,  Takeharu Tone ,  Hiroaki Fukuda ,  Hiroyuki Kawamoto ,  Yasuyuki Nomizu ,  Fumio Yoshizawa ,  Hideto Miyazaki

IPC分类号： H04N1/00 ,  G06T1/20 ,  H04N1/32 ,  G06F15/00

CPC分类号： H04N1/0096 ,  H04N1/00204 ,  H04N1/32561 ,  H04N2201/0082 ,  H04N2201/0086

摘要： In the image processing apparatus, an image data control unit is connected to at least one of an image reading unit, an image memory control unit, an image processing unit, and an image writing unit. The image data control unit receives any one of an image data read by the image reading unit, image data read by the image memory control unit, and image data processed by the image processing unit. The image data control unit transmits the received image data to any of the image memory control unit, the image processing unit, and the image writing unit.

摘要翻译： 在图像处理装置中，图像数据控制单元连接到图像读取单元，图像存储器控制单元，图像处理单元和图像写入单元中的至少一个。 图像数据控制单元接收由图像读取单元读取的图像数据，由图像存储器控制单元读取的图像数据和由图像处理单元处理的图像数据中的任何一个。 图像数据控制单元将接收到的图像数据发送到图像存储器控制单元，图像处理单元和图像写入单元中的任何一个。

公开(公告)号：US07372599B2

公开(公告)日：2008-05-13

申请号：US11080569

申请日：2005-03-16

申请人： Yoshiyuki Namizuka ,  Hideto Miyazaki ,  Shinya Miyazaki ,  Sugitaka Oteki ,  Yuji Takahashi ,  Takeharu Tone ,  Fumio Yoshizawa ,  Hiroaki Fukuda ,  Yasuyuki Nomizu ,  Takako Satoh ,  Rie Ishii ,  Hiroyuki Kawamoto

发明人： Yoshiyuki Namizuka ,  Hideto Miyazaki ,  Shinya Miyazaki ,  Sugitaka Oteki ,  Yuji Takahashi ,  Takeharu Tone ,  Fumio Yoshizawa ,  Hiroaki Fukuda ,  Yasuyuki Nomizu ,  Takako Satoh ,  Rie Ishii ,  Hiroyuki Kawamoto

IPC分类号： G06K15/00 ,  H04N11/00

CPC分类号： H04N1/32512 ,  H04N1/00915 ,  H04N1/32358 ,  H04N1/32502 ,  H04N1/32561 ,  H04N1/32587 ,  H04N1/32603 ,  H04N1/40 ,  H04N2201/0081 ,  H04N2201/0087

摘要： An image processor has a controller unit connected to at least one of functional units such as an image reading unit, detects a source of input of image data according to a network I/F or a parallel bus I/F. An image-memory access control section transmits the image data input from each of the functional units to a memory group and also transmits the image data stored in the memory group to the functional unit. A system controller controls the overall apparatus and also controls the image-memory access control section according to the input source of the image data to determine an order of transmitting the image data to the memory group.

摘要翻译： 图像处理器具有连接到诸如图像读取单元的功能单元中的至少一个的控制器单元，根据网络I / F或并行总线I / F检测图像数据的输入源。 图像存储器访问控制部分将从每个功能单元输入的图像数据发送到存储器组，并且将存储在存储器组中的图像数据发送到功能单元。 系统控制器控制整个装置，并且还根据图像数据的输入源来控制图像存储器访问控制部分，以确定将图像数据发送到存储器组的顺序。

公开(公告)号：US20060028683A1

公开(公告)日：2006-02-09

申请号：US11197352

申请日：2005-08-05

申请人： Hiroaki Fukuda ,  Yoshiyuki Namizuka ,  Shinya Miyazaki ,  Sugitaka Oteki ,  Takako Satoh ,  Rie Ishii ,  Takeharu Tone ,  Hiroyuki Kawamoto ,  Hideto Miyazaki ,  Fumio Yoshizawa ,  Yuji Takahashi ,  Yasuyuki Nomizu

发明人： Hiroaki Fukuda ,  Yoshiyuki Namizuka ,  Shinya Miyazaki ,  Sugitaka Oteki ,  Takako Satoh ,  Rie Ishii ,  Takeharu Tone ,  Hiroyuki Kawamoto ,  Hideto Miyazaki ,  Fumio Yoshizawa ,  Yuji Takahashi ,  Yasuyuki Nomizu

IPC分类号： G06K15/00

CPC分类号： G06T1/20

摘要： A programmable image processor capable of realizing a plurality of image formation operations is comprised of an SIMD type data operation processing section, RAMs, memory controllers, and memory switches. The memory controller and the memory switches selectively connect the plurality of RAMs to the data operation processing section thereby changing the memory capacity allotted to each image formation operation among a plurality of image formation operations.

公开(公告)号：US07599087B2

公开(公告)日：2009-10-06

申请号：US11197352

申请日：2005-08-05

申请人： Hiroaki Fukuda ,  Yoshiyuki Namizuka ,  Shinya Miyazaki ,  Sugitaka Oteki ,  Takako Satoh ,  Rie Ishii ,  Takeharu Tone ,  Hiroyuki Kawamoto ,  Hideto Miyazaki ,  Fumio Yoshizawa ,  Yuji Takahashi ,  Yasuyuki Nomizu

发明人： Hiroaki Fukuda ,  Yoshiyuki Namizuka ,  Shinya Miyazaki ,  Sugitaka Oteki ,  Takako Satoh ,  Rie Ishii ,  Takeharu Tone ,  Hiroyuki Kawamoto ,  Hideto Miyazaki ,  Fumio Yoshizawa ,  Yuji Takahashi ,  Yasuyuki Nomizu

IPC分类号： G06K15/00

CPC分类号： G06T1/20

摘要： A programmable image processor capable of realizing a plurality of image formation operations is comprised of an SIMD type data operation processing section, RAMs, memory controllers, and memory switches. The memory controller and the memory switches selectively connect the plurality of RAMs to the data operation processing section thereby changing the memory capacity allotted to each image formation operation among a plurality of image formation operations.

摘要翻译： 能够实现多个图像形成操作的可编程图像处理器包括SIMD型数据操作处理部分，RAM，存储器控制器和存储器开关。 存储器控制器和存储器开关选择性地将多个RAM连接到数据操作处理部分，从而改变在多个图像形成操作中分配给每个图像形成操作的存储器容量。