公开(公告)号：US5553010A

公开(公告)日：1996-09-03

申请号：US847315

申请日：1992-03-06

申请人： Hisamitsu Tanihira ,  Kazuo Nagahori ,  Renri Nakano

发明人： Hisamitsu Tanihira ,  Kazuo Nagahori ,  Renri Nakano

IPC分类号： G06F7/00 ,  G06F5/01 ,  G06F7/76 ,  G06F9/315

CPC分类号： G06F5/015 ,  G06F5/01

摘要： A data shifting circuit comprises a barrel shifter for shifting by a plurality of bits data having a width twice that of a certain data width, and a data controller for supplying the same data having the certain data width commonly to the most significant bits and the least significant bits of the barrel shifter means.

摘要翻译： 数据移位电路包括一个桶形移位器，用于移位宽度为特定数据宽度的两倍的多个位的数据;以及数据控制器，用于将具有一定数据宽度的相同数据共同提供给最高有效位，并且最小 桶形移位器的有效位意味着。

公开(公告)号：US5828859A

公开(公告)日：1998-10-27

申请号：US492391

申请日：1995-06-19

申请人： Hisamitsu Tanihira ,  Kazuo Nagahori ,  Renri Nakano

发明人： Hisamitsu Tanihira ,  Kazuo Nagahori ,  Renri Nakano

IPC分类号： G06F9/22 ,  G06F9/26 ,  G06F12/00

CPC分类号： G06F9/264

摘要： Data for designating a status mode is written beforehand in a data portion of a data-type microinstruction. When power is introduced, first, the data type microinstruction is read. Next, a status-mode setting circuit generates an enable signal. The enable signal is only generated at the initial reading of the data-type microinstruction. The status-mode designating data written in the data portion of the microinstruction is stored in a status-mode memory in response to the enable signal. A central processing unit reads the status-mode designating data that has been stored in the status-mode memory and executes processing conforming to the status mode read.

摘要翻译： 用于指定状态模式的数据预先写入数据型微指令的数据部分。 当引入电源时，首先读取数据类型微指令。 接下来，状态模式设置电路产生使能信号。 使能信号仅在数据型微指令的初始读取时产生。 写入微指令的数据部分的状态模式指定数据响应于使能信号被存储在状态模式存储器中。 中央处理单元读取已经存储在状态模式存储器中的状态模式指定数据，并执行符合状态模式读取的处理。

公开(公告)号：US5497459A

公开(公告)日：1996-03-05

申请号：US297246

申请日：1994-08-26

申请人： Hisamitsu Tanihira ,  Renri Nakano ,  Kazuo Nagahori

发明人： Hisamitsu Tanihira ,  Renri Nakano ,  Kazuo Nagahori

IPC分类号： G06F9/38 ,  G06F11/22 ,  G06F11/267 ,  G06F12/16 ,  G11C29/16 ,  G06F11/54 ,  G06F1/00 ,  G11C29/00

CPC分类号： G06F11/2236 ,  G11C29/16

摘要： In a system for testing an instruction queue circuit connected to an external memory via a bus controller provided in a processor having a microprogram control unit, an operation unit connected to the microprogram control unit and connected, via an internal bus, to the instruction queue circuit, the instruction queue circuit-including a plurality of queue buffers, a writing unit writes internal bus information transferred via the internal bus into the instruction queue circuit in response to a first instruction generated by the microprogram control unit. The internal bus information is contained in the first instruction. A reading unit reads the internal bus information from the instruction queue circuit in response to a second instruction generated by the microprogram control unit. A gate circuit outputs the internal bus information to the internal bus in response to a third instruction generated by the microprogram control circuit. The internal bus information is used to test the instruction queue circuit.

摘要翻译： 在用于通过设置在具有微程序控制单元的处理器中的总线控制器测试连接到外部存储器的指令队列电路的系统中，连接到微程序控制单元并经由内部总线连接到指令队列电路的操作单元 指令队列电路 - 包括多个队列缓冲器，写入单元响应于由微程序控制单元产生的第一指令，将经由内部总线传送的内部总线信息写入指令队列电路。 内部总线信息包含在第一条指令中。 读取单元响应于由微程序控制单元产生的第二指令从指令队列电路读取内部总线信息。 门电路响应于由微程序控制电路产生的第三指令将内部总线信息输出到内部总线。 内部总线信息用于测试指令队列电路。

公开(公告)号：US06304964B1

公开(公告)日：2001-10-16

申请号：US09128076

申请日：1998-08-03

申请人： Kazuo Nagahori

发明人： Kazuo Nagahori

IPC分类号： G06F124

CPC分类号： G06F9/4403 ,  G06F15/177

摘要： An appratus and a method for controlling initialization of a processor system having a memory device which reads data based on a memory request signal and outputs the read data to a data bus and having a processor which outputs the memory request signal based on a reset signal, to read an initialization program stored in the memory device. A detector detects the memory request signal output by the processor. A counter counts the memory request signals detected by the detector. A selector which has predetermined data provided, selects the data in accordance with the counting by the counter and outputs the selected data to the data bus as the initiation information.

摘要翻译： 一种用于控制处理器系统的初始化的方法，所述处理器系统具有基于存储器请求信号读取数据的存储器件，并将读取的数据输出到数据总线，并具有基于复位信号输出存储器请求信号的处理器， 以读取存储在存储器件中的初始化程序。 检测器检测由处理器输出的存储器请求信号。 计数器对由检测器检测到的存储器请求信号进行计数。 具有提供的预定数据的选择器，根据计数器的计数选择数据，并将所选择的数据作为起始信息输出到数据总线。