公开(公告)号：US20130205122A1

公开(公告)日：2013-08-08

申请号：US13791298

申请日：2013-03-08

申请人： Hong WANG ,  John SHEN ,  Hong JIANG ,  Richard HANKINS ,  Per HAMMARLUND ,  Dion RODGERS ,  Gautham CHINYA ,  Baiju PATEL ,  Shiv KAUSHIK ,  Bryant BIGBEE ,  Gad SHEAFFER ,  Yoav Talgam ,  Yuval YOSEF ,  James P. HELD

发明人： Hong WANG ,  John SHEN ,  Hong JIANG ,  Richard HANKINS ,  Per HAMMARLUND ,  Dion RODGERS ,  Gautham CHINYA ,  Baiju PATEL ,  Shiv KAUSHIK ,  Bryant BIGBEE ,  Gad SHEAFFER ,  Yoav Talgam ,  Yuval YOSEF ,  James P. HELD

IPC分类号： G06F9/30

CPC分类号： G06F9/30145 ,  G06F9/30 ,  G06F9/30181 ,  G06F9/3877 ,  G06F9/3879 ,  G06T1/20

摘要： In one embodiment, the present invention includes a method for directly communicating between an accelerator and an instruction sequencer coupled thereto, where the accelerator is a heterogeneous resource with respect to the instruction sequencer. An interface may be used to provide the communication between these resources. Via such a communication mechanism a user-level application may directly communicate with the accelerator without operating system support. Further, the instruction sequencer and the accelerator may perform operations in parallel. Other embodiments are described and claimed.

摘要翻译： 在一个实施例中，本发明包括一种用于在加速器和与其耦合的指令定序器之间直接通信的方法，其中加速器相对于指令定序器是异质资源。 可以使用接口来提供这些资源之间的通信。 通过这种通信机制，用户级应用可以直接与加速器进行通信，而无需操作系统支持。 此外，指令定序器和加速器可以并行地执行操作。 描述和要求保护其他实施例。

公开(公告)号：US20140281406A1

公开(公告)日：2014-09-18

申请号：US13843558

申请日：2013-03-15

申请人： Martin DIXON ,  Baiju PATEL ,  Rajeev GOPALAKRISHNA

发明人： Martin DIXON ,  Baiju PATEL ,  Rajeev GOPALAKRISHNA

IPC分类号： G06F9/38

CPC分类号： G06F9/3016 ,  G06F9/30014 ,  G06F9/30021 ,  G06F9/30076 ,  G06F9/3802 ,  G06F9/3838 ,  G06F9/3861

摘要： A processor is described having a functional unit within an instruction execution pipeline. The functional unit having circuitry to determine whether substantive data from a larger source data size will fit within a smaller data size that the substantive data is to flow to.

摘要翻译： 描述了处理器在指令执行流水线内具有功能单元。 功能单元具有用于确定来自较大源数据大小的实质数据是否适合实质数据要流向的较小数据大小的电路。

公开(公告)号：US20160078222A1

公开(公告)日：2016-03-17

申请号：US14484751

申请日：2014-09-12

申请人： Baiju PATEL ,  Vedvyas Shanbhogue ,  Ravi Sahita

发明人： Baiju PATEL ,  Vedvyas Shanbhogue ,  Ravi Sahita

IPC分类号： G06F21/52 ,  G06F9/30 ,  G06F21/74

CPC分类号： G06F21/52 ,  G06F9/30003 ,  G06F9/30054 ,  G06F9/3836 ,  G06F21/74 ,  G06F2221/033

摘要： In an embodiment, the present invention includes a processor having a decode unit and an execution unit. The decode unit is to decode control transfer instructions and the execution unit is to execute control transfer instructions, the control transfer instructions including a call instruction and a return instruction. The processor is to operate in a first mode in which the processor is to raise a fault if a next instruction to be executed immediately after the return instruction is not the call instruction.

摘要翻译： 在一个实施例中，本发明包括具有解码单元和执行单元的处理器。 解码单元用于解码控制传输指令，并且执行单元执行控制传输指令，控制传输指令包括呼叫指令和返回指令。 处理器将在第一模式下操作，其中如果在返回指令之后立即执行的下一个指令不是调用指令，则处理器将引起故障。