公开(公告)号：US07448017B2

公开(公告)日：2008-11-04

申请号：US11763808

申请日：2007-06-15

申请人： Howard T. Barrett ,  Pierre J. Bouchard ,  James B. Clairmont ,  Karen S. Edwards ,  Maureen F. McFadden ,  John F. Rudden, Jr. ,  Florence Marie St. Pierre Sears ,  Jeffrey C. Stamm

发明人： Howard T. Barrett ,  Pierre J. Bouchard ,  James B. Clairmont ,  Karen S. Edwards ,  Maureen F. McFadden ,  John F. Rudden, Jr. ,  Florence Marie St. Pierre Sears ,  Jeffrey C. Stamm

IPC分类号： G06F17/50 ,  G06F19/00

CPC分类号： G06F17/5068

摘要： A method and system is provided to use the same design manipulation processes for both chip design and kerf design. Concurrent generation of kerf designs and chip designs provides a consistent, accurate, and repeatable process. Improved quality of wafer testing results because the data in the kerf matches data in the chip. The total cycle time for mask manufacturing is reduced because kerf build is accomplished prior to start of the mask manufacturing process. Also provided is the use of load balancing across multiple servers during kerf and chip design to optimize computing resources.

摘要翻译： 提供了一种方法和系统，以对芯片设计和切角设计采用相同的设计操作过程。 并口生成切口设计和芯片设计提供了一致，准确和可重复的过程。 由于切片中的数据与芯片中的数据匹配，因此提高了晶圆测试的质量。 掩模制造的总循环时间减少，因为在开始掩模制造过程之前完成切口构造。 还提供了在切割和芯片设计期间跨多个服务器的负载平衡的使用，以优化计算资源。

公开(公告)号：US07275234B2

公开(公告)日：2007-09-25

申请号：US10605109

申请日：2003-09-09

申请人： Howard T. Barrett ,  Pierre J. Bouchard ,  James B. Clairmont ,  Karen S. Edwards ,  Maureen F. McFadden ,  John F. Rudden, Jr. ,  Florence Marie St. Pierre Sears ,  Jeffrey C. Stamm

发明人： Howard T. Barrett ,  Pierre J. Bouchard ,  James B. Clairmont ,  Karen S. Edwards ,  Maureen F. McFadden ,  John F. Rudden, Jr. ,  Florence Marie St. Pierre Sears ,  Jeffrey C. Stamm

IPC分类号： G06F17/50 ,  G06F19/00

CPC分类号： G06F17/5068

摘要： A method and system is provided to use the same design manipulation processes for both chip design and kerf design. Concurrent generation of kerf designs and chip designs provides a consistent, accurate, and repeatable process. Improved quality of wafer testing results because the data in the kerf matches data in the chip. The total cycle time for mask manufacturing is reduced because kerf build is accomplished prior to start of the mask manufacturing process. Also provided is the use of load balancing across multiple servers during kerf and chip design to optimize computing resources.

摘要翻译： 提供了一种方法和系统，以对芯片设计和切角设计采用相同的设计操作过程。 并口生成切口设计和芯片设计提供了一致，准确和可重复的过程。 由于切片中的数据与芯片中的数据匹配，因此提高了晶圆测试的质量。 掩模制造的总循环时间减少，因为在开始掩模制造过程之前完成切口构造。 还提供了在切割和芯片设计期间跨多个服务器的负载平衡的使用，以优化计算资源。

公开(公告)号：US06417515B1

公开(公告)日：2002-07-09

申请号：US09527192

申请日：2000-03-17

申请人： Howard T. Barrett ,  John J. Ellis-Monaghan ,  Toshiharu Furukawa ,  James A. Slinkman

发明人： Howard T. Barrett ,  John J. Ellis-Monaghan ,  Toshiharu Furukawa ,  James A. Slinkman

IPC分类号： H01J37317

CPC分类号： H01J37/3171 ,  H01J2237/30466 ,  H01J2237/31703

摘要： A substrate, such as a semiconductor chip or wafer, is implanted along with product wafers in an ion implant vacuum system. The substrate is then annealed in an annealing step that is accomplished while the substrate is within the vacuum system. The annealer is a rapid thermal annealer, such as a laser annealer or a flash lamp annealer. The annealing step does not affect the product wafers. Then a measurement is performed on the implanted and annealed substrate while it is within the vacuum system that can be suitably correlated with implant dose. The measurement can be with a technique such as a four point probe or with a tool that measures optical reflectivity from a surface of the implanted substrate. An additional implant can then be provided to product wafers if necessary to come closer to the desired dose.

摘要翻译： 将衬底（例如半导体芯片或晶片）与产品晶片一起植入离子注入真空系统中。 然后在基板处于真空系统内的退火步骤中退火基板。 退火炉是快速热退火炉，例如激光退火炉或闪光灯退火炉。 退火步骤不影响产品晶圆。 然后对植入和退火的基底进行测量，同时它在可以适当地与植入剂量相关联的真空系统内。 该测量可以采用诸如四点探针的技术或者用来测量从植入的衬底的表面的光学反射率的工具。 如果需要，可以将另外的植入物提供给产品晶片以更接近所需剂量。