公开(公告)号：US07325085B2

公开(公告)日：2008-01-29

申请号：US11263970

申请日：2005-11-02

申请人： Hsiu Ming Chu ,  Kuan-Jui Ho ,  Chung-Che Wu

发明人： Hsiu Ming Chu ,  Kuan-Jui Ho ,  Chung-Che Wu

IPC分类号： G06F13/36

CPC分类号： G06F9/4411

摘要： A motherboard includes a south-bridge chipset, a north-bridge chipset and a central processor unit (CPU). The south-bridge chipset generates at least control-setting data. The north-bridge chipset has a reset register for controlling the north-bridge chipset to generate a reset signal and a control-set resister for storing the control-setting data generated by the south-bridge chipset. The CPU has a plurality of configuration parameters. The configuration parameters of the CPU are reset in accordance with the reset signal, and the control-setting data is written into the CPU by the north-bridge chipset to set one of the configuration parameters of the CPU.

摘要翻译： 主板包括南桥芯片组，北桥芯片组和中央处理器单元（CPU）。 南桥芯片组至少产生控制设置数据。 北桥芯片组具有用于控制北桥芯片组以产生复位信号的复位寄存器和用于存储由南桥芯片组产生的控制设置数据的控制集合寄存器。 CPU具有多个配置参数。 CPU的配置参数根据复位信号复位，控制设置数据由北桥芯片组写入CPU，以设置CPU的一个配置参数。

公开(公告)号：US07412582B2

公开(公告)日：2008-08-12

申请号：US11127113

申请日：2005-05-12

申请人： Kuan-Jui Ho ,  Hsiu Ming Chu

发明人： Kuan-Jui Ho ,  Hsiu Ming Chu

IPC分类号： G06F12/04

CPC分类号： G06F13/28 ,  G06F12/0879

摘要： A device for burst reading/writing memory data includes a memory module and a north bridge chipset. The device is used for executing a power on self test (POST). The memory module has a plurality of memory cells and the north bridge chipset includes a programmable register module and a memory module controller, wherein the programmable register module stores at least one set of default information. The memory module controller performing burst read/write on the memory cells according to the default information stored in the programmable register module.

摘要翻译： 用于突发读/写存储器数据的装置包括存储器模块和北桥芯片组。 该设备用于执行电源自检（POST）。 存储器模块具有多个存储器单元，并且北桥芯片组包括可编程寄存器模块和存储器模块控制器，其中可编程寄存器模块存储至少一组默认信息。 存储器模块控制器根据存储在可编程寄存器模块中的默认信息在存储器单元上执行脉冲串读/写。

公开(公告)号：US07278015B2

公开(公告)日：2007-10-02

申请号：US11005132

申请日：2004-12-06

申请人： Hsiu Ming Chu ,  Wei Hsiang Li

发明人： Hsiu Ming Chu ,  Wei Hsiang Li

IPC分类号： G06F9/00

CPC分类号： G06F13/1694

摘要： A device for DRAM initialization of a computer system. A detection circuit detects memory condition and outputs a fast initialization signal. A buffer stores initialization parameters of the memory. A memory controller sets the initialization parameters according to memory information, and reads the memory condition to initialize the memory when booting and receiving the fast initialization signal.

摘要翻译： 用于计算机系统的DRAM初始化的装置。 检测电路检测存储条件并输出快速初始化信号。 缓冲存储器存储存储器的初始化参数。 存储器控制器根据存储器信息设置初始化参数，并且读取存储器条件以在引导和接收快速初始化信号时初始化存储器。