公开(公告)号：US20130298091A1

公开(公告)日：2013-11-07

申请号：US13464401

申请日：2012-05-04

申请人： Hui Yu LEE ,  Feng Wei KUO ,  Jui-Feng KUAN ,  Simon Yi-Hung CHEN

发明人： Hui Yu LEE ,  Feng Wei KUO ,  Jui-Feng KUAN ,  Simon Yi-Hung CHEN

IPC分类号： G06F17/50

CPC分类号： G06F17/5068 ,  G06F2217/12 ,  Y02P90/265

摘要： A method of generating a circuit layout of an integrated circuit includes generating layout geometry parameters for at least a predetermined portion of an original netlist of the integrated circuit. A consolidated netlist including information from the original netlist and the layout geometry parameters is generated. Then, the circuit layout is generated based on the consolidated netlist.

摘要翻译： 一种产生集成电路的电路布局的方法包括为集成电路的原始网表的至少预定部分生成布局几何参数。 生成包含原始网表信息和布局几何参数的综合网表。 然后，基于综合网表生成电路布局。