利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

28 条记录 (耗时 0.027 秒)

    Semiconductor apparatus
    1.
    发明授权
    Semiconductor apparatus 有权
    半导体装置

    公开(公告)号：US08618541B2

    公开(公告)日：2013-12-31

    申请号：US13341299

    申请日：2011-12-30

    申请人： Hyung Gyun Yang ,  Hyung Dong Lee ,  Yong Kee Kwon ,  Young Suk Moon ,  Sung Wook Kim

    发明人： Hyung Gyun Yang ,  Hyung Dong Lee ,  Yong Kee Kwon ,  Young Suk Moon ,  Sung Wook Kim

    IPC分类号： H01L23/58 ,  G11C29/00

    CPC分类号： H01L25/065 ,  H01L23/481 ,  H01L2924/0002 ,  H01L2924/00

    摘要： A semiconductor apparatus includes first and second vias, a first circuit unit, a second circuit unit and a third circuit unit. The first and second vias electrically connect a first chip and a second chip with each other. The first circuit unit is disposed in the first chip, receives test data, and is connected with the first via. The second circuit unit is disposed in the first chip, and is connected with the second via and the first circuit unit. The third circuit unit is disposed in the second chip, and is connected with the first via. The first circuit unit outputs an output signal thereof to one of the first via and the second circuit unit in response to a first control signal.

    摘要翻译： 半导体装置包括第一和第二通孔，第一电路单元，第二电路单元和第三电路单元。 第一和第二通孔将第一芯片和第二芯片彼此电连接。 第一电路单元设置在第一芯片中，接收测试数据，并与第一通孔连接。 第二电路单元设置在第一芯片中，并与第二通孔和第一电路单元连接。 第三电路单元设置在第二芯片中，并与第一通孔连接。 第一电路单元响应于第一控制信号将其输出信号输出到第一通孔和第二电路单元之一。

    SIP semiconductor system
    3.
    发明授权
    SIP semiconductor system 有权
    SIP半导体系统

    公开(公告)号：US08811101B2

    公开(公告)日：2014-08-19

    申请号：US13399643

    申请日：2012-02-17

    申请人： Hyung Gyun Yang ,  Hyung Dong Lee ,  Yong Kee Kwon ,  Young Suk Moon ,  Sung Wook Kim ,  Keun Hyung Kim

    发明人： Hyung Gyun Yang ,  Hyung Dong Lee ,  Yong Kee Kwon ,  Young Suk Moon ,  Sung Wook Kim ,  Keun Hyung Kim

    IPC分类号： G11C7/00 ,  G11C29/00

    CPC分类号： G11C29/48 ,  G11C2029/0401

    摘要： A system in package (SIP) semiconductor system includes a memory device, a controller, a first input/output terminal, a test control unit, and a second input/output terminal. The controller communicates with the memory device. The first input/output terminal performs communication between the controller and a device external to the SIP semiconductor system. The test control unit controls a predetermined test mode of the memory device. The second input/output terminal performs communication between the test control unit and at least the device external to the SIP semiconductor system.

    摘要翻译： 封装（SIP）半导体系统包括存储器件，控制器，第一输入/输出端子，测试控制单元和第二输入/输出端子。 控制器与存储器件通信。 第一输入/输出端子执行控制器与SIP半导体系统外部的设备之间的通信。 测试控制单元控制存储器件的预定测试模式。 第二输入/输出端子执行测试控制单元与至少在SIP半导体系统外部的设备之间的通信。

    Column selection circuit
    7.
    发明授权
    Column selection circuit 失效
    列选择电路

    公开(公告)号：US5892722A

    公开(公告)日：1999-04-06

    申请号：US126737

    申请日：1998-07-31

    申请人： Seong Jin Jang ,  Young Hyun Jun ,  Sung Wook Kim ,  Tae Hoon Kim

    发明人： Seong Jin Jang ,  Young Hyun Jun ,  Sung Wook Kim ,  Tae Hoon Kim

    IPC分类号： G11C11/409 ,  G11C7/10 ,  G11C11/407 ,  G11C11/4096 ,  G11C7/00

    CPC分类号： G11C7/10 ,  G11C11/4096

    摘要： A column selection circuit is disclosed, in which a layout area is minimized by reducing the number of data bus lines and sensing speed characteristic is improved by reducing sensing time of a bit line. In a memory for transmitting data stored in a memory cell to a main sensing amplifier through a bit line and a bit bar line and storing the data output from the main sensing amplifier in the memory cell through the bit line and the bit bar line, the column selection circuit includes an equalizer for equalizing the bit line and the bit bar line, a bit line sensing amplifier for compensating signal voltage levels of the bit line and the bit bar line as a word line is selected, first and second enable signal output portions for outputting enable signals to operate the bit line sensing amplifier, a data bus line and a data bus bar line for transmitting the data transmitted to the bit line and the bit bar line from the memory cell to the main sensing amplifier, and transmitting the data output from the main sensing amplifier to the bit line and the bit bar line, a data transmission portion for selectively transmitting the data of the data bus line and data bus bar line and the data of the bit line and bit bar line between the respective lines in response to a column selection signal, a control signal for reading and a write enable signal, and a precharge level adjusting portion for adjusting precharge level of the data bus line and the data bus bar line.

    摘要翻译： 公开了一种列选择电路，其中通过减少数据总线的数量使布局面积最小化，并且通过减少位线的检测时间来提高感测速度特性。 在用于通过位线和位线将存储在存储单元中的数据存储到主感测放大器的存储器中，并且通过位线和位线将存储器单元中输出的从主感测放大器输出的数据存储起来， 列选择电路包括用于均衡位线和位线的均衡器，选择用于补偿位线和位线的信号电压电平的位线检测放大器，第一和第二使能信号输出部分 用于输出用于操作位线感测放大器的使能信号，数据总线和数据总线条线，用于将从存储器单元发送到位线和位线的数据发送到主感测放大器，并且发送数据 从主感测放大器输出到位线和位线，数据传输部分，用于选择性地发送数据总线和数据总线条的数据以及b的数据 响应于列选择信号，用于读取的控制信号和写使能信号，在各行之间的行和位条线以及用于调整数据总线和数据总线条线的预充电电平的预充电电平调整部分 。

    INERTIAL SENSOR
    8.
    发明申请
    INERTIAL SENSOR 有权
    惯性传感器

    公开(公告)号：US20130167634A1

    公开(公告)日：2013-07-04

    申请号：US13409039

    申请日：2012-02-29

    申请人： Seung Mo Lim ,  Sung Wook Kim ,  Sung Jun Lee ,  Kyo Yeol Lee ,  Yun Sung Kang

    发明人： Seung Mo Lim ,  Sung Wook Kim ,  Sung Jun Lee ,  Kyo Yeol Lee ,  Yun Sung Kang

    IPC分类号： G01C19/56

    CPC分类号： G01C19/56 ,  G01P15/09 ,  G01P15/14 ,  G01P2015/084

    摘要： Disclosed herein is an inertial sensor. The inertial sensor 100 according to preferred embodiments of the present invention includes: a membrane 110; a mass body 120 disposed under the membrane 110; a piezoelectric body 130 formed on the membrane 110 to drive the mass body 120; and trenches 140 formed by being collapsed in a thickness direction of the piezoelectric body 130 so as to vertically meet a direction in which the mass body 120 is driven. By this configuration, the trenches are formed by being collapsed in a thickness direction of the piezoelectric body 130 to provide directivity while retaining the rigidity of the piezoelectric body 130 to prevent a wave from being propagated in an unnecessary direction, thereby driving the inertial sensor 100 in a desired specific direction.

    摘要翻译： 这里公开了惯性传感器。 根据本发明的优选实施例的惯性传感器100包括：膜110; 设置在膜110下方的质量体120; 形成在膜110上以驱动质量体120的压电体130; 以及通过在压电体130的厚度方向上折叠而形成的沟槽140，以便垂直地与质量体120的驱动方向相遇。 通过这种构造，通过在压电体130的厚度方向上收缩形成沟槽，以提供方向性，同时保持压电体130的刚性，以防止波在不必要的方向上传播，从而驱动惯性传感器100 在所需的特定方向。