公开(公告)号：US20130021078A1

公开(公告)日：2013-01-24

申请号：US13188364

申请日：2011-07-21

申请人： Ilyas ELKIN ,  William James DALLY ,  Jonah M. ALBEN

发明人： Ilyas ELKIN ,  William James DALLY ,  Jonah M. ALBEN

IPC分类号： H03K3/01

CPC分类号： H03K3/356 ,  H03K3/356026 ,  H03K3/356052 ,  H03K3/356147 ,  H03K3/356191

摘要： One embodiment of the present invention sets forth a technique for capturing and holding a level of an input signal using a latch circuit that presents a low number of loads to the clock signal. The clock is only coupled to a bridging transistor and a pair of clock-activated pull-down or pull-up transistors. The level of the input signal is propagated to the output signal when the storage sub-circuit is not enabled. The storage sub-circuit is enabled by the bridging transistor and a propagation sub-circuit is activated and deactivated by the pair of clock-activated transistors.

摘要翻译： 本发明的一个实施例提出了一种使用向时钟信号呈现低负载的锁存电路来捕获和保持输入信号电平的技术。 时钟仅耦合到桥接晶体管和一对时钟激活的下拉或上拉晶体管。 当存储子电路未使能时，输入信号的电平被传播到输出信号。 存储子电路由桥接晶体管使能，传播子电路由一对时钟激活晶体管激活和去激活。

公开(公告)号：US20120290796A1

公开(公告)日：2012-11-15

申请号：US13557980

申请日：2012-07-25

申请人： Brian Keith LANGENDORF ,  David B. GLASCO ,  Michael Brian COX ,  Jonah M. ALBEN

发明人： Brian Keith LANGENDORF ,  David B. GLASCO ,  Michael Brian COX ,  Jonah M. ALBEN

IPC分类号： G06F12/08

CPC分类号： G06F12/0831

摘要： Techniques are disclosed for maintaining cache coherency across a serial interface bus such as a Peripheral Component Interconnect Express (PCIe) bus. The techniques include generating a snoop request (SNP) to determine whether first data stored in a local memory is coherent relative to second data stored in a data cache, the snoop request including destination information that identifies the data cache on the serial interface bus and causing the snoop request to be transmitted over the serial interface bus to a second processor. The techniques further include extracting a cache line address from the snoop request, determining whether the second data is coherent, generating a complete message (CPL) indicating that the first data is coherent with the second data, and causing the complete message to be transmitted over the bus to the first processor. The snoop request and complete messages may be vendor defined messages.

摘要翻译： 公开了用于通过串行接口总线（例如外围组件互连Express（PCIe）总线）来维持高速缓存一致性的技术。 这些技术包括产生窥探请求（SNP）以确定存储在本地存储器中的第一数据是否相对于存储在数据高速缓存中的第二数据是相干的，该窥探请求包括识别串行接口总线上的数据高速缓存的目的地信息，并导致 通过串行接口总线传送到第二处理器的窥探请求。 所述技术还包括从窥探请求中提取高速缓存线地址，确定第二数据是否相干，生成指示第一数据与第二数据相干的完整消息（CPL），并且使得完整的消息被传送 总线到第一个处理器。 窥探请求和完成消息可以是供应商定义的消息。