公开(公告)号：US20060075285A1

公开(公告)日：2006-04-06

申请号：US10956630

申请日：2004-09-30

申请人： Rajesh Madukkarumukumana ,  Ioannis Schoinas ,  Ku-jei King ,  Balaji Vembu ,  Gilbert Neiger ,  Richard Uhlig

发明人： Rajesh Madukkarumukumana ,  Ioannis Schoinas ,  Ku-jei King ,  Balaji Vembu ,  Gilbert Neiger ,  Richard Uhlig

IPC分类号： G06F11/00

CPC分类号： G06F11/0712 ,  G06F11/073 ,  G06F11/0745 ,  G06F11/0793 ,  G06F12/1081

摘要： An embodiment of the present invention is a technique to process faults in a direct memory access address translation. A register set stores global control or status information for fault processing of a fault generated by an input/output (I/O) transaction requested by an I/O device. An address translation structure translates a guest physical address to a host physical address. The guest physical address corresponds to the I/O transaction and is mapped to a domain. The address translation structure has at least an entry associated with the domain and domain-specific control information for the fault processing.

摘要翻译： 本发明的一个实施例是一种在直接存储器访问地址转换中处理故障的技术。 寄存器组存储由I / O设备请求的输入/输出（I / O）事务产生的故障的故障处理的全局控制或状态信息。 地址转换结构将访客物理地址转换为主机物理地址。 访客物理地址对应于I / O事务，并映射到域。 地址转换结构至少具有与域相关联的条目和用于故障处理的特定于域的控制信息。

公开(公告)号：US20060075147A1

公开(公告)日：2006-04-06

申请号：US10956206

申请日：2004-09-30

申请人： Ioannis Schoinas ,  Rajesh Madukkarumukumana ,  Gilbert Neiger ,  Richard Uhlig ,  Balaji Vembu

发明人： Ioannis Schoinas ,  Rajesh Madukkarumukumana ,  Gilbert Neiger ,  Richard Uhlig ,  Balaji Vembu

IPC分类号： G06F3/00 ,  G06F13/28 ,  G06F12/00

CPC分类号： G06F12/1027 ,  G06F12/1081 ,  G06F2212/151 ,  G06F2212/683

摘要： An embodiment of the present invention is a technique to provide cache support for direct memory access address translation. A cache structure stores cached entries used in address translation of a guest physical address to a host physical address. The guest physical address corresponds to a guest domain identified by a guest domain identifier in an input/output (I/O) transaction requested by an I/O device. A register stores an invalidating domain identifier identifying an invalidating domain and an indicator indicating invalidating an entry in the cached entries having a tag.

摘要翻译： 本发明的实施例是提供用于直接存储器访问地址转换的高速缓存支持的技术。 高速缓存结构将客户物理地址的地址转换中使用的缓存条目存储到主机物理地址。 访客物理地址对应于由I / O设备请求的输入/输出（I / O）事务中的来宾域标识符标识的访客域。 寄存器存储标识无效域的无效域标识符和指示使具有标签的缓存条目中的条目无效的指示符。

公开(公告)号：US07340582B2

公开(公告)日：2008-03-04

申请号：US10956630

申请日：2004-09-30

申请人： Rajesh Madukkarumukumana ,  Ioannis Schoinas ,  Ku-jei King ,  Balaji Vembu ,  Gilbert Neiger ,  Richard Uhlig

发明人： Rajesh Madukkarumukumana ,  Ioannis Schoinas ,  Ku-jei King ,  Balaji Vembu ,  Gilbert Neiger ,  Richard Uhlig

IPC分类号： G06F12/00 ,  G06F13/00

CPC分类号： G06F11/0712 ,  G06F11/073 ,  G06F11/0745 ,  G06F11/0793 ,  G06F12/1081

摘要： An embodiment of the present invention is a technique to process faults in a direct memory access address translation. A register set stores global control or status information for fault processing of a fault generated by an input/output (I/O) transaction requested by an I/O device. An address translation structure translates a guest physical address to a host physical address. The guest physical address corresponds to the I/O transaction and is mapped to a domain. The address translation structure has at least an entry associated with the domain and domain-specific control information for the fault processing.

摘要翻译： 本发明的一个实施例是一种在直接存储器访问地址转换中处理故障的技术。 寄存器组存储由I / O设备请求的输入/输出（I / O）事务产生的故障的故障处理的全局控制或状态信息。 地址转换结构将访客物理地址转换为主机物理地址。 访客物理地址对应于I / O事务，并映射到域。 地址转换结构至少具有与域相关联的条目和用于故障处理的特定于域的控制信息。

公开(公告)号：US07334107B2

公开(公告)日：2008-02-19

申请号：US10956206

申请日：2004-09-30

申请人： Ioannis Schoinas ,  Rajesh Madukkarumukumana ,  Gilbert Neiger ,  Richard Uhlig ,  Balaji Vembu

发明人： Ioannis Schoinas ,  Rajesh Madukkarumukumana ,  Gilbert Neiger ,  Richard Uhlig ,  Balaji Vembu

IPC分类号： G06F12/00 ,  G06F13/28

CPC分类号： G06F12/1027 ,  G06F12/1081 ,  G06F2212/151 ,  G06F2212/683

摘要： An embodiment of the present invention is a technique to provide cache support for direct memory access address translation. A cache structure stores cached entries used in address translation of a guest physical address to a host physical address. The guest physical address corresponds to a guest domain identified by a guest domain identifier in an input/output (I/O) transaction requested by an I/O device. A register stores an invalidating domain identifier identifying an invalidating domain and an indicator indicating invalidating an entry in the cached entries having a tag.

摘要翻译： 本发明的实施例是提供用于直接存储器访问地址转换的高速缓存支持的技术。 高速缓存结构将客户物理地址的地址转换中使用的缓存条目存储到主机物理地址。 访客物理地址对应于由I / O设备请求的输入/输出（I / O）事务中的来宾域标识符标识的访客域。 寄存器存储标识无效域的无效域标识符和指示使具有标签的缓存条目中的条目无效的指示符。

公开(公告)号：US08843727B2

公开(公告)日：2014-09-23

申请号：US10957306

申请日：2004-09-30

申请人： Ioannis Schoinas ,  Gilbert Neiger ,  Rajesh Madukkarumukumana ,  Ku-jei King ,  Richard Uhlig ,  Achmed Rumi Zahir ,  Koichi Yamada

发明人： Ioannis Schoinas ,  Gilbert Neiger ,  Rajesh Madukkarumukumana ,  Ku-jei King ,  Richard Uhlig ,  Achmed Rumi Zahir ,  Koichi Yamada

IPC分类号： G06F12/08 ,  G06F12/10

CPC分类号： G06F12/1081 ,  G06F12/1036 ,  G06F12/109

摘要： An embodiment of the present invention is a technique to enhance address translation performance. A register stores capability indicators to indicate capability supported by a circuit in a chipset for address translation of a guest physical address to a host physical address. A plurality of multi-level page tables is used for page walking in the address translation. Each of the page tables has page table entries. Each of the page table entries has at least an entry specifier corresponding to the capability indicated by the capability indicators.

摘要翻译： 本发明的一个实施例是一种增强地址转换性能的技术。 寄存器存储用于指示由芯片组中的电路支持的能力指示符，用于将客体物理地址地址转换为主机物理地址。 在地址转换中使用多个多级页表进行页面行走。 每个页表都有页表项。 每个页表条目至少具有与能力指示符指示的能力对应的条目说明符。

公开(公告)号：US20100011187A1

公开(公告)日：2010-01-14

申请号：US12584138

申请日：2009-09-01

申请人： Ioannis Schoinas ,  Gilbert Neiger ,  Rajesh Madukkarumukumana ,  Ku-Jei King ,  Richard Uhlig ,  Achmed Rumi Zahir ,  Koichi Yamada

发明人： Ioannis Schoinas ,  Gilbert Neiger ,  Rajesh Madukkarumukumana ,  Ku-Jei King ,  Richard Uhlig ,  Achmed Rumi Zahir ,  Koichi Yamada

IPC分类号： G06F12/10 ,  G06F12/00 ,  G06F13/28

CPC分类号： G06F12/1081 ,  G06F12/1036 ,  G06F12/109

摘要： An embodiment of the present invention is a technique to enhance address translation performance. A register stores capability indicators to indicate capability supported by a circuit in a chipset for address translation of a guest physical address to a host physical address. A plurality of multi-level page tables is used for page walking in the address translation. Each of the page tables has page table entries. Each of the page table entries has at least an entry specifier corresponding to the capability indicated by the capability indicators.

摘要翻译： 本发明的一个实施例是一种增强地址转换性能的技术。 寄存器存储用于指示由芯片组中的电路支持的能力指示符，用于将客体物理地址地址转换为主机物理地址。 在地址转换中使用多个多级页表进行页面行走。 每个页表都有页表项。 每个页表条目至少具有与能力指示符指示的能力对应的条目说明符。

公开(公告)号：US20060069899A1

公开(公告)日：2006-03-30

申请号：US10957306

申请日：2004-09-30

申请人： Ioannis Schoinas ,  Gilbert Neiger ,  Rajesh Madukkarumukumana ,  Ku-jei King ,  Richard Uhlig ,  Achmed Zahir ,  Koichi Yamada

发明人： Ioannis Schoinas ,  Gilbert Neiger ,  Rajesh Madukkarumukumana ,  Ku-jei King ,  Richard Uhlig ,  Achmed Zahir ,  Koichi Yamada

IPC分类号： G06F12/08

CPC分类号： G06F12/1081 ,  G06F12/1036 ,  G06F12/109

摘要： An embodiment of the present invention is a technique to enhance address translation performance. A register stores capability indicators to indicate capability supported by a circuit in a chipset for address translation of a guest physical address to a host physical address. A plurality of multi-level page tables is used for page walking in the address translation. Each of the page tables has page table entries. Each of the page table entries has at least an entry specifier corresponding to the capability indicated by the capability indicators.

摘要翻译： 本发明的一个实施例是一种增强地址转换性能的技术。 寄存器存储用于指示由芯片组中的电路支持的能力指示符，用于将客体物理地址地址转换为主机物理地址。 在地址转换中使用多个多级页表进行页面行走。 每个页表都有页表项。 每个页表条目至少具有与能力指示符指示的能力对应的条目说明符。

公开(公告)号：US20050132365A1

公开(公告)日：2005-06-16

申请号：US10738687

申请日：2003-12-16

申请人： Rajesh Madukkarumukumana ,  Gilbert Neiger ,  Ioannis Schoinas

发明人： Rajesh Madukkarumukumana ,  Gilbert Neiger ,  Ioannis Schoinas

IPC分类号： G06F9/455 ,  G06F9/50

CPC分类号： G06F9/5077

摘要： The present disclosure relates to the resource management of virtual machine(s) using hardware address mapping, and, more specifically, to facilitate direct access to devices from virtual machines, utilizing control of hardware address translation facilities.

摘要翻译： 本公开涉及使用硬件地址映射的虚拟机的资源管理，更具体地，涉及利用硬件地址转换设施的控制来促进从虚拟机直接访问设备。

公开(公告)号：US20050125580A1

公开(公告)日：2005-06-09

申请号：US10731171

申请日：2003-12-08

申请人： Rajesh Madukkarumukumana ,  Ioannis Schoinas ,  Gilbert Neiger

发明人： Rajesh Madukkarumukumana ,  Ioannis Schoinas ,  Gilbert Neiger

IPC分类号： G06F9/455 ,  G06F9/48 ,  G06F12/00

CPC分类号： G06F9/45533 ,  G06F9/4812

摘要： The present disclosure relates to the handling of interrupts in a environment that utilizes virtual machines, and, more specifically, to the steering of interrupts between multiple logical processors running virtual machines.

摘要翻译： 本公开涉及在利用虚拟机的环境中的中断的处理，更具体地，涉及在运行虚拟机的多个逻辑处理器之间的中断的转向。

公开(公告)号：US08706942B2

公开(公告)日：2014-04-22

申请号：US11026314

申请日：2004-12-29

申请人： Rajesh Madukkarumukumana ,  James A. Sutton, II ,  Ioannis Schoinas ,  Richard Uhlig

发明人： Rajesh Madukkarumukumana ,  James A. Sutton, II ,  Ioannis Schoinas ,  Richard Uhlig

IPC分类号： G06F13/36

CPC分类号： G06F13/28

摘要： A method and apparatus is described herein for supporting direct memory accesses between peer I/O devices. It is determined whether a guest physical address (GPA) referenced by an access generated from an I/O device, is within a range of GPAs associated with local I/O devices based at least in part on a GPA base and a GPA window size. If the GPA is within the window, then the GPA is translated to an HPA based at least in part on a base HPA associated with a local device and then forwarded to that local device. However, if the GPA is not within the window, then the access is forwarded upstream.

摘要翻译： 这里描述了一种用于支持对等I / O设备之间的直接存储器访问的方法和装置。 确定由I / O设备产生的访问所引用的访客物理地址（GPA）是否至少部分地基于GPA基础和GPA窗口大小在与本地I / O设备相关联的GPA的范围内 。 如果GPA在窗口内，则GPA至少部分基于与本地设备关联的基本HPA转换为HPA，然后转发到该本地设备。 但是，如果GPA不在窗口内，那么访问将在上游转发。