-
公开(公告)号：US09363136B2
公开(公告)日：2016-06-07
申请号：US14137117
申请日：2013-12-20
CPC分类号： H04L41/0627 , G06F11/3024 , G06F11/349 , H04L41/0672 , H04L41/5009 , H04L43/16
摘要： A processing device includes a processor to generate a plurality of events, an interface circuit coupled to the processor comprising one or more multiplexers to select events from the plurality of events, and a tracker logic coupled to the interface circuit to perform a quality of service (QoS) measurement based on the selected events.
摘要翻译： 处理装置包括处理器，用于产生多个事件;耦合到处理器的接口电路，包括一个或多个多路复用器以从多个事件中选择事件;以及跟踪器逻辑，其耦合到接口电路以执行服务质量（ QoS）测量。
-
公开(公告)号：US20150180703A1
公开(公告)日：2015-06-25
申请号：US14137117
申请日：2013-12-20
CPC分类号： H04L41/0627 , G06F11/3024 , G06F11/349 , H04L41/0672 , H04L41/5009 , H04L43/16
摘要： A processing device includes a processor to generate a plurality of events, an interface circuit coupled to the processor comprising one or more multiplexers to select events from the plurality of events, and a tracker logic coupled to the interface circuit to perform a quality of service (QoS) measurement based on the selected events.
摘要翻译： 处理装置包括处理器，用于产生多个事件;耦合到处理器的接口电路，包括一个或多个多路复用器以从多个事件中选择事件;以及跟踪器逻辑，其耦合到接口电路以执行服务质量（ QoS）测量。
-
公开(公告)号：US08799706B2
公开(公告)日：2014-08-05
申请号：US11042985
申请日：2005-01-25
申请人： William F. Bruckert , David J. Garcia , Thomas A. Heynemann , James S. Klecka , Jeffrey A. Sprouse
发明人： William F. Bruckert , David J. Garcia , Thomas A. Heynemann , James S. Klecka , Jeffrey A. Sprouse
IPC分类号： G06F11/00
CPC分类号： G06F11/1687 , G06F11/1645
摘要： A method and system of exchanging information between processors. At least some of the illustrative embodiments may be a method comprising exchanging information between a plurality of processors by writing (by a first processor) a first datum to a logic device and then continuing processing of a user program by the first processor, writing (by a second processor) a second datum to the logic device and then continuing processing of a user program by the second processor, and writing (by the logic device) the first and second datum to each of the first and second processors after all the processors have written their respective datum to the logic device.
摘要翻译： 一种在处理器之间交换信息的方法和系统。 说明性实施例中的至少一些可以是一种方法，包括通过将（第一处理器）第一数据写入逻辑设备，然后由第一处理器继续处理用户程序，在多个处理器之间交换信息，由（第 第二处理器）到逻辑设备的第二数据，然后由第二处理器继续处理用户程序，并且在所有处理器具有第一处理器和第二处理器之后，通过逻辑器件将第一和第二数据写入第一和第二处理器 将其各自的基准写入逻辑设备。
-
公开(公告)号：US07308605B2
公开(公告)日：2007-12-11
申请号：US10894825
申请日：2004-07-20
IPC分类号： G06F11/00
CPC分类号： G06F11/1666 , G06F11/1004 , G06F11/1633
摘要： In an implementation of latent error detection, memory regions that each correspond to a different processor element of a redundant processor system are scanned for latent processing errors maintained as erroneous data. The data maintained in the memory regions is compared to detect a latent processing error in a first memory region. The latent processing error is resolved by copying data from a second memory region into the first memory region where the data maintained in the second memory region is determined to be identical to data maintained in at least a third memory region.
摘要翻译： 在潜在错误检测的实现中，扫描每个对应于冗余处理器系统的不同处理器元件的存储器区域作为错误数据维护的潜在处理错误。 将保存在存储器区域中的数据进行比较，以检测第一存储器区域中的潜在处理误差。 通过将数据从第二存储器区域复制到第一存储器区域中来解决潜在处理错误，其中保持在第二存储器区域中的数据被确定为与至少第三存储器区域中保持的数据相同。
-
-
-
搜索结果
4 条记录 (耗时 0.016 秒)
