公开(公告)号：US08922023B2

公开(公告)日：2014-12-30

申请号：US13739130

申请日：2013-01-11

申请人： Jens Heinrich ,  Torsten Huisinga ,  Ralf Richter ,  Ronny Pfutzner

发明人： Jens Heinrich ,  Torsten Huisinga ,  Ralf Richter ,  Ronny Pfutzner

IPC分类号： H01L23/48 ,  H01L23/52

CPC分类号： H01L21/76807 ,  H01L21/76832 ,  H01L21/76834 ,  H01L23/5222 ,  H01L23/53295 ,  H01L2924/0002 ,  H01L2924/00

摘要： Upon forming a complex metallization system, the parasitic capacitance between metal lines of adjacent metallization layers may be reduced by providing a patterned etch stop material. In this manner, the patterning process for forming the via openings may be controlled in a highly reliable manner, while, on the other hand, the resulting overall dielectric constant of the metallization system may be reduced, thereby also significantly reducing the parasitic capacitance between stacked metal lines.

摘要翻译： 在形成复杂的金属化系统时，通过提供图案化的蚀刻停止材料可以减小相邻金属化层的金属线之间的寄生电容。 以这种方式，可以以高可靠的方式控制用于形成通路孔的图案化工艺，而另一方面，可以降低金属化系统的所得到的总体介电常数，从而也可以显着降低层叠之间的寄生电容 金属线。

公开(公告)号：US20120223437A1

公开(公告)日：2012-09-06

申请号：US13040399

申请日：2011-03-04

申请人： Jens Heinrich ,  Torsten Huisinga ,  Ralf Richter ,  Ronny Pfutzner

发明人： Jens Heinrich ,  Torsten Huisinga ,  Ralf Richter ,  Ronny Pfutzner

IPC分类号： H01L23/522 ,  H01L21/768

CPC分类号： H01L23/5222 ,  H01L21/76807 ,  H01L21/76832 ,  H01L21/76834 ,  H01L21/76849 ,  H01L23/5226 ,  H01L2924/0002 ,  H01L2924/00

摘要： Upon forming a complex metallization system, the parasitic capacitance between metal lines of adjacent metallization layers may be reduced by providing a patterned etch stop material. In this manner, the patterning process for forming the via openings may be controlled in a highly reliable manner, while, on the other hand, the resulting overall dielectric constant of the metallization system may be reduced, thereby also significantly reducing the parasitic capacitance between stacked metal lines.

摘要翻译： 在形成复杂的金属化系统时，通过提供图案化的蚀刻停止材料可以减小相邻金属化层的金属线之间的寄生电容。 以这种方式，可以以高可靠的方式控制用于形成通路孔的图案化工艺，而另一方面，可以降低金属化系统的所得到的总体介电常数，从而也可以显着降低层叠之间的寄生电容 金属线。

公开(公告)号：US20120181692A1

公开(公告)日：2012-07-19

申请号：US13234529

申请日：2011-09-16

申请人： Jens Heinrich ,  Ralf Richter ,  Torsten Huisinga ,  Kai Frohberg

发明人： Jens Heinrich ,  Ralf Richter ,  Torsten Huisinga ,  Kai Frohberg

IPC分类号： H01L23/485 ,  H01L21/768

CPC分类号： H01L21/76807 ,  H01L21/76877 ,  H01L23/485 ,  H01L23/53238 ,  H01L23/53257 ,  H01L27/10855 ,  H01L27/10888 ,  H01L2924/0002 ,  H01L2924/00

摘要： In sophisticated semiconductor devices, superior contact resistivity may be accomplished for a given contact configuration by providing hybrid contact elements, at least a portion of which may be comprised of a highly conductive material, such as copper. To this end, a well-established contact material, such as tungsten, may be used as buffer material in order to preserve integrity of sensitive device areas upon depositing the highly conductive metal.

摘要翻译： 在复杂的半导体器件中，通过提供混合接触元件，对于给定的接触构型可以实现优异的接触电阻率，其中至少一部分可由高导电材料（例如铜）构成。 为此，可以使用诸如钨的良好接触材料作为缓冲材料，以便在沉积高导电性金属时保持敏感器件区域的完整性。

公开(公告)号：US08216928B1

公开(公告)日：2012-07-10

申请号：US13014561

申请日：2011-01-26

申请人： Ralf Richter ,  Torsten Huisinga ,  Jens Heinrich

发明人： Ralf Richter ,  Torsten Huisinga ,  Jens Heinrich

IPC分类号： H01L21/44

CPC分类号： H01L21/823807 ,  H01L21/76801 ,  H01L21/823412 ,  H01L21/823425 ,  H01L21/823475 ,  H01L21/823814 ,  H01L21/823871 ,  H01L23/53295 ,  H01L29/78 ,  H01L29/7843 ,  H01L2924/0002 ,  H01L2924/00

摘要： Fabrication methods for semiconductor device structures are provided. One method for fabricating a semiconductor device structure that includes a gate structure overlying a semiconductor substrate and a doped region formed in the semiconductor substrate adjacent to the gate structure involves the steps of forming a first layer of dielectric material overlying the gate structure and the doped region, isotropically etching the first layer of dielectric material, forming a second layer of dielectric material overlying the first layer of dielectric material after isotropically etching the first layer, and forming a conductive contact that is electrically connected to the doped region within the first layer and the second layer.

摘要翻译： 提供半导体器件结构的制造方法。 制造半导体器件结构的一种方法包括覆盖半导体衬底的栅极结构和形成在与栅极结构相邻的半导体衬底中的掺杂区域的半导体器件结构包括以下步骤：形成覆盖栅极结构和掺杂区域的第一绝缘材料层 各向同性蚀刻所述第一介电材料层，在各向同性蚀刻所述第一层之后形成覆盖所述第一介电材料层的第二介电材料层，以及形成电连接到所述第一层内的所述掺杂区域的导电接触，以及 第二层。

公开(公告)号：US07985668B1

公开(公告)日：2011-07-26

申请号：US12948463

申请日：2010-11-17

申请人： Ralf Richter ,  Torsten Huisinga ,  Jens Heinrich

发明人： Ralf Richter ,  Torsten Huisinga ,  Jens Heinrich

IPC分类号： H01L21/00

CPC分类号： H01L21/28052 ,  H01L21/28518 ,  H01L29/452 ,  H01L29/665

摘要： Generally, the present disclosure is directed to a method of removing “weakened” areas of a metal silicide layer during silicide layer formation, thereby reducing the likelihood that material defects might occur during subsequent device manufacturing. One illustrative embodiment includes depositing a first layer of a refractory metal on a surface of a silicon-containing material, and performing first and second heating processes. The method further comprises performing a cleaning process, depositing a second layer of the refractory metal above the silicon-containing material, and performing a third heating process.

摘要翻译： 通常，本公开涉及在硅化物层形成期间去除金属硅化物层的“弱化”区域的方法，从而减少在随后的器件制造期间可能发生材料缺陷的可能性。 一个示例性实施例包括在含硅材料的表面上沉积难熔金属的第一层，以及进行第一和第二加热过程。 所述方法还包括进行清洗过程，在所述含硅材料上方沉积所述难熔金属的第二层，以及执行第三加热过程。

公开(公告)号：US08492269B2

公开(公告)日：2013-07-23

申请号：US13234529

申请日：2011-09-16

申请人： Jens Heinrich ,  Ralf Richter ,  Torsten Huisinga ,  Kai Frohberg

发明人： Jens Heinrich ,  Ralf Richter ,  Torsten Huisinga ,  Kai Frohberg

IPC分类号： H01L21/4763

CPC分类号： H01L21/76807 ,  H01L21/76877 ,  H01L23/485 ,  H01L23/53238 ,  H01L23/53257 ,  H01L27/10855 ,  H01L27/10888 ,  H01L2924/0002 ,  H01L2924/00

摘要： In sophisticated semiconductor devices, superior contact resistivity may be accomplished for a given contact configuration by providing hybrid contact elements, at least a portion of which may be comprised of a highly conductive material, such as copper. To this end, a well-established contact material, such as tungsten, may be used as buffer material in order to preserve integrity of sensitive device areas upon depositing the highly conductive metal.

摘要翻译： 在复杂的半导体器件中，通过提供混合接触元件，对于给定的接触构型可以实现优异的接触电阻率，其中至少一部分可由高导电材料（例如铜）构成。 为此，可以使用诸如钨的良好接触材料作为缓冲材料，以便在沉积高导电性金属时保持敏感器件区域的完整性。

公开(公告)号：US08383510B2

公开(公告)日：2013-02-26

申请号：US13040399

申请日：2011-03-04

申请人： Jens Heinrich ,  Torsten Huisinga ,  Ralf Richter ,  Ronny Pfuetzner

发明人： Jens Heinrich ,  Torsten Huisinga ,  Ralf Richter ,  Ronny Pfuetzner

IPC分类号： H01L21/4763

CPC分类号： H01L23/5222 ,  H01L21/76807 ,  H01L21/76832 ,  H01L21/76834 ,  H01L21/76849 ,  H01L23/5226 ,  H01L2924/0002 ,  H01L2924/00

摘要： Upon forming a complex metallization system, the parasitic capacitance between metal lines of adjacent metallization layers may be reduced by providing a patterned etch stop material. In this manner, the patterning process for forming the via openings may be controlled in a highly reliable manner, while, on the other hand, the resulting overall dielectric constant of the metallization system may be reduced, thereby also significantly reducing the parasitic capacitance between stacked metal lines.

摘要翻译： 在形成复杂的金属化系统时，通过提供图案化的蚀刻停止材料可以减小相邻金属化层的金属线之间的寄生电容。 以这种方式，可以以高可靠的方式控制用于形成通路孔的图案化工艺，而另一方面，可以降低金属化系统的所得到的总体介电常数，从而也可以显着降低层叠之间的寄生电容 金属线。

公开(公告)号：US20140197544A1

公开(公告)日：2014-07-17

申请号：US13739130

申请日：2013-01-11

申请人： Jens Heinrich ,  Torsten Huisinga ,  Ralf Richter ,  Ronny Pfuetzner

发明人： Jens Heinrich ,  Torsten Huisinga ,  Ralf Richter ,  Ronny Pfuetzner

IPC分类号： H01L23/48

CPC分类号： H01L21/76807 ,  H01L21/76832 ,  H01L21/76834 ,  H01L23/5222 ,  H01L23/53295 ,  H01L2924/0002 ,  H01L2924/00

摘要： Upon forming a complex metallization system, the parasitic capacitance between metal lines of adjacent metallization layers may be reduced by providing a patterned etch stop material. In this manner, the patterning process for forming the via openings may be controlled in a highly reliable manner, while, on the other hand, the resulting overall dielectric constant of the metallization system may be reduced, thereby also significantly reducing the parasitic capacitance between stacked metal lines.

摘要翻译： 在形成复杂的金属化系统时，通过提供图案化的蚀刻停止材料可以减小相邻金属化层的金属线之间的寄生电容。 以这种方式，可以以高可靠的方式控制用于形成通路孔的图案化工艺，而另一方面，可以降低金属化系统的所得到的总体介电常数，从而也可以显着降低层叠之间的寄生电容 金属线。

公开(公告)号：US08786088B2

公开(公告)日：2014-07-22

申请号：US12966302

申请日：2010-12-13

申请人： Torsten Huisinga ,  Jens Heinrich ,  Kai Frohberg ,  Frank Feustel

发明人： Torsten Huisinga ,  Jens Heinrich ,  Kai Frohberg ,  Frank Feustel

IPC分类号： H01L23/48 ,  H01L23/522 ,  H01L21/768 ,  H01L23/532

CPC分类号： H01L23/53295 ,  H01L21/76801 ,  H01L21/76807 ,  H01L21/76808 ,  H01L23/5226 ,  H01L23/53238 ,  H01L23/5329 ,  H01L2221/1031 ,  H01L2221/1036 ,  H01L2924/0002 ,  H01L2924/00

摘要： In complex semiconductor devices, sophisticated ULK materials may be used in metal line layers in combination with a via layer of enhanced mechanical stability by increasing the amount of dielectric material of superior mechanical strength. Due to the superior mechanical stability of the via layers, reflow processes for directly connecting the semiconductor die and a package substrate may be performed on the basis of a lead-free material system without unduly increasing yield losses.

摘要翻译： 在复杂的半导体器件中，通过增加优异的机械强度的电介质材料的量，可将复杂的ULK材料与金属线层中的通孔层结合使用，以提高机械稳定性。 由于通孔层的优异的机械稳定性，可以在无铅材料体系的基础上进行用于直接连接半导体管芯和封装衬底的回流工艺，而不会不适当地增加产量损失。

公开(公告)号：US20120001323A1

公开(公告)日：2012-01-05

申请号：US12966302

申请日：2010-12-13

申请人： Torsten Huisinga ,  Jens Heinrich ,  Kai Frohberg ,  Frank Feustel

发明人： Torsten Huisinga ,  Jens Heinrich ,  Kai Frohberg ,  Frank Feustel

IPC分类号： H01L23/48 ,  H01L21/768

CPC分类号： H01L23/53295 ,  H01L21/76801 ,  H01L21/76807 ,  H01L21/76808 ,  H01L23/5226 ,  H01L23/53238 ,  H01L23/5329 ,  H01L2221/1031 ,  H01L2221/1036 ,  H01L2924/0002 ,  H01L2924/00

摘要： In complex semiconductor devices, sophisticated ULK materials may be used in metal line layers in combination with a via layer of enhanced mechanical stability by increasing the amount of dielectric material of superior mechanical strength. Due to the superior mechanical stability of the via layers, reflow processes for directly connecting the semiconductor die and a package substrate may be performed on the basis of a lead-free material system without unduly increasing yield losses.

摘要翻译： 在复杂的半导体器件中，通过增加优异的机械强度的电介质材料的量，可将复杂的ULK材料与金属线层中的通孔层结合使用，以提高机械稳定性。 由于通孔层的优异的机械稳定性，可以在无铅材料体系的基础上进行用于直接连接半导体管芯和封装衬底的回流工艺，而不会不适当地增加产量损失。