公开(公告)号：US20120153480A1

公开(公告)日：2012-06-21

申请号：US13192164

申请日：2011-07-27

申请人： Ronny Pfuetzner ,  Jens Heinrich

发明人： Ronny Pfuetzner ,  Jens Heinrich

IPC分类号： H01L23/532 ,  H01L21/768

CPC分类号： H01L23/53228 ,  H01L21/76814 ,  H01L21/76826 ,  H01L21/76843 ,  H01L21/76849 ,  H01L21/76855 ,  H01L21/76856 ,  H01L23/53238 ,  H01L23/53295 ,  H01L23/5384 ,  H01L2924/0002 ,  H01L2924/00

摘要： In sophisticated metallization systems of semiconductor devices, a sensitive core metal, such as copper, may be efficiently confined by a conductive barrier material comprising a copper/silicon compound, such as a copper silicide, which may provide superior electromigration behavior and higher electrical conductivity compared to conventionally used tantalum/tantalum nitride barrier systems.

摘要翻译： 在半导体器件的复杂金属化系统中，诸如铜的敏感芯子金属可以被包含诸如硅化铜的铜/硅化合物的导电阻挡材料有效地限制，这可以提供优异的电迁移行为和更高的电导率 适用于常规使用的钽/氮化钽屏障系统。

公开(公告)号：US08778795B2

公开(公告)日：2014-07-15

申请号：US13192164

申请日：2011-07-27

申请人： Ronny Pfuetzner ,  Jens Heinrich

发明人： Ronny Pfuetzner ,  Jens Heinrich

IPC分类号： H01L21/4763

CPC分类号： H01L23/53228 ,  H01L21/76814 ,  H01L21/76826 ,  H01L21/76843 ,  H01L21/76849 ,  H01L21/76855 ,  H01L21/76856 ,  H01L23/53238 ,  H01L23/53295 ,  H01L23/5384 ,  H01L2924/0002 ,  H01L2924/00

摘要： In sophisticated metallization systems of semiconductor devices, a sensitive core metal, such as copper, may be efficiently confined by a conductive barrier material comprising a copper/silicon compound, such as a copper silicide, which may provide superior electromigration behavior and higher electrical conductivity compared to conventionally used tantalum/tantalum nitride barrier systems.

摘要翻译： 在半导体器件的复杂金属化系统中，诸如铜的敏感芯子金属可以被包含诸如硅化铜的铜/硅化合物的导电阻挡材料有效地限制，这可以提供优异的电迁移行为和更高的电导率 适用于常规使用的钽/氮化钽屏障系统。

公开(公告)号：US08383510B2

公开(公告)日：2013-02-26

申请号：US13040399

申请日：2011-03-04

申请人： Jens Heinrich ,  Torsten Huisinga ,  Ralf Richter ,  Ronny Pfuetzner

发明人： Jens Heinrich ,  Torsten Huisinga ,  Ralf Richter ,  Ronny Pfuetzner

IPC分类号： H01L21/4763

CPC分类号： H01L23/5222 ,  H01L21/76807 ,  H01L21/76832 ,  H01L21/76834 ,  H01L21/76849 ,  H01L23/5226 ,  H01L2924/0002 ,  H01L2924/00

摘要： Upon forming a complex metallization system, the parasitic capacitance between metal lines of adjacent metallization layers may be reduced by providing a patterned etch stop material. In this manner, the patterning process for forming the via openings may be controlled in a highly reliable manner, while, on the other hand, the resulting overall dielectric constant of the metallization system may be reduced, thereby also significantly reducing the parasitic capacitance between stacked metal lines.

摘要翻译： 在形成复杂的金属化系统时，通过提供图案化的蚀刻停止材料可以减小相邻金属化层的金属线之间的寄生电容。 以这种方式，可以以高可靠的方式控制用于形成通路孔的图案化工艺，而另一方面，可以降低金属化系统的所得到的总体介电常数，从而也可以显着降低层叠之间的寄生电容 金属线。

公开(公告)号：US20120153405A1

公开(公告)日：2012-06-21

申请号：US13195981

申请日：2011-08-02

申请人： Jens Heinrich ,  Kai Frohberg ,  Torsten Huisinga ,  Ronny Pfuetzner

发明人： Jens Heinrich ,  Kai Frohberg ,  Torsten Huisinga ,  Ronny Pfuetzner

IPC分类号： H01L29/772 ,  H01L21/28

CPC分类号： H01L23/485 ,  H01L23/5222 ,  H01L23/53238 ,  H01L29/66545 ,  H01L2924/0002 ,  H01L2924/00

摘要： In sophisticated semiconductor devices, at least a portion of the interlayer dielectric material of the contact level may be provided in the form of a low-k dielectric material which may, in some illustrative embodiments, be accomplished on the basis of a replacement gate approach. Hence, superior electrical performance, for instance with respect to the parasitic capacitance, may be accomplished.

摘要翻译： 在复杂的半导体器件中，接触电平的层间电介质材料的至少一部分可以以低k电介质材料的形式提供，在一些说明性实施例中，可以基于替代栅极方法来实现。 因此，可以实现例如相对于寄生电容的优异的电性能。

公开(公告)号：US08685807B2

公开(公告)日：2014-04-01

申请号：US13100798

申请日：2011-05-04

申请人： Ronny Pfuetzner ,  Ralf Richter ,  Jens Heinrich

发明人： Ronny Pfuetzner ,  Ralf Richter ,  Jens Heinrich

IPC分类号： H01L21/336

CPC分类号： H01L21/823871 ,  H01L21/823437 ,  H01L21/823475 ,  H01L21/823828

摘要： The method described herein involves a method of forming metal gates and metal contacts in a common fill process. The method may involve forming a gate structure comprising a sacrificial gate electrode material, forming at least one conductive contact opening in a layer of insulating material positioned adjacent the gate structure, removing the sacrificial gate electrode material to thereby define a gate electrode opening, and performing a common deposition process to fill the conductive contact opening and the gate electrode opening with a conductive fill material.

摘要翻译： 本文描述的方法涉及在公共填充过程中形成金属栅极和金属触点的方法。 该方法可以包括形成包括牺牲栅电极材料的栅极结构，在邻近栅极结构定位的绝缘材料层中形成至少一个导电接触开口，去除牺牲栅电极材料，从而限定栅电极开口，并执行 用于用导电填充材料填充导电接触开口和栅电极开口的公共沉积工艺。

公开(公告)号：US20140197544A1

公开(公告)日：2014-07-17

申请号：US13739130

申请日：2013-01-11

申请人： Jens Heinrich ,  Torsten Huisinga ,  Ralf Richter ,  Ronny Pfuetzner

发明人： Jens Heinrich ,  Torsten Huisinga ,  Ralf Richter ,  Ronny Pfuetzner

IPC分类号： H01L23/48

CPC分类号： H01L21/76807 ,  H01L21/76832 ,  H01L21/76834 ,  H01L23/5222 ,  H01L23/53295 ,  H01L2924/0002 ,  H01L2924/00

摘要： Upon forming a complex metallization system, the parasitic capacitance between metal lines of adjacent metallization layers may be reduced by providing a patterned etch stop material. In this manner, the patterning process for forming the via openings may be controlled in a highly reliable manner, while, on the other hand, the resulting overall dielectric constant of the metallization system may be reduced, thereby also significantly reducing the parasitic capacitance between stacked metal lines.

摘要翻译： 在形成复杂的金属化系统时，通过提供图案化的蚀刻停止材料可以减小相邻金属化层的金属线之间的寄生电容。 以这种方式，可以以高可靠的方式控制用于形成通路孔的图案化工艺，而另一方面，可以降低金属化系统的所得到的总体介电常数，从而也可以显着降低层叠之间的寄生电容 金属线。

公开(公告)号：US08673770B2

公开(公告)日：2014-03-18

申请号：US13281105

申请日：2011-10-25

申请人： Torsten Huisinga ,  Jens Heinrich ,  Ronny Pfuetzner

发明人： Torsten Huisinga ,  Jens Heinrich ,  Ronny Pfuetzner

IPC分类号： H01L21/768

CPC分类号： H01L21/76814 ,  H01L21/02063 ,  H01L21/31058

摘要： One method disclosed herein includes the steps of forming a ULK material layer, forming a hard mask layer above the ULK material layer, forming a patterned photoresist layer above the hard mask layer, performing at least one etching process to define an opening in at least the ULK material layer for a conductive structure to be positioned in at least the ULK material layer, forming a fill material such that it overfills the opening, performing a process operation to remove the patterned photoresist layer and to remove the fill material positioned outside of the opening, removing the fill material from within the opening and, after removing the fill material from within the opening, forming a conductive structure in the opening.

摘要翻译： 本文公开的一种方法包括以下步骤：形成ULK材料层，在ULK材料层上形成硬掩模层，在硬掩模层之上形成图案化的光致抗蚀剂层，执行至少一个蚀刻工艺以在至少 用于导电结构的ULK材料层至少位于ULK材料层中，形成填充材料，使得其过度填充开口，执行处理操作以去除图案化的光致抗蚀剂层并移除位于开口外部的填充材料 从开口内取出填充材料，并且在从开口内取出填充材料之后，在开口中形成导电结构。

公开(公告)号：US20130102147A1

公开(公告)日：2013-04-25

申请号：US13281105

申请日：2011-10-25

申请人： Torsten Huisinga ,  Jens Heinrich ,  Ronny Pfuetzner

发明人： Torsten Huisinga ,  Jens Heinrich ,  Ronny Pfuetzner

IPC分类号： H01L21/768

CPC分类号： H01L21/76814 ,  H01L21/02063 ,  H01L21/31058

摘要： One method disclosed herein includes the steps of forming a ULK material layer, forming a hard mask layer above the ULK material layer, forming a patterned photoresist layer above the hard mask layer, performing at least one etching process to define an opening in at least the ULK material layer for a conductive structure to be positioned in at least the ULK material layer, forming a fill material such that it overfills the opening, performing a process operation to remove the patterned photoresist layer and to remove the fill material positioned outside of the opening, removing the fill material from within the opening and, after removing the fill material from within the opening, forming a conductive structure in the opening.

摘要翻译： 本文公开的一种方法包括以下步骤：形成ULK材料层，在ULK材料层上形成硬掩模层，在硬掩模层之上形成图案化的光致抗蚀剂层，执行至少一个蚀刻工艺以在至少 用于导电结构的ULK材料层至少位于ULK材料层中，形成填充材料，使得其过度填充开口，执行处理操作以去除图案化的光致抗蚀剂层并移除位于开口外部的填充材料 从开口内取出填充材料，并且在从开口内取出填充材料之后，在开口中形成导电结构。