公开(公告)号：US08686384B2

公开(公告)日：2014-04-01

申请号：US13052426

申请日：2011-03-21

申请人： Kenji A{dot over (o)}yama ,  Kazuhiko Yamamoto ,  Satoshi Ishikawa ,  Shigeto Oshino

发明人： Kenji A{dot over (o)}yama ,  Kazuhiko Yamamoto ,  Satoshi Ishikawa ,  Shigeto Oshino

IPC分类号： H01L21/00

CPC分类号： H01L45/1675 ,  B82Y10/00 ,  B82Y40/00 ,  H01L27/101 ,  H01L27/2409 ,  H01L27/2463 ,  H01L45/04 ,  H01L45/1233 ,  H01L45/149

摘要： According to one embodiment, a memory device includes a nanomaterial assembly layer, a first electrode layer and a second electrode layer. The nanomaterial assembly layer is formed of an assembly of a plurality of micro conductors via gaps between the micro conductors. The first electrode layer is provided on the nanomaterial assembly layer. The second electrode layer is provided on the first electrode layer.

摘要翻译： 根据一个实施例，存储器件包括纳米材料组装层，第一电极层和第二电极层。 纳米材料组装层通过微导体之间的间隙由多个微导体的组件形成。 第一电极层设置在纳米材料组装层上。 第二电极层设置在第一电极层上。