-
公开(公告)号：US08587075B2
公开(公告)日：2013-11-19
申请号：US12273409
申请日：2008-11-18
IPC分类号： H01L29/78
CPC分类号： H01L29/7391 , H01L29/66356
摘要： A semiconductor device includes a channel region; a gate dielectric over the channel region; and a gate electrode over the gate dielectric. A first source/drain region is adjacent the gate dielectric, wherein the first source/drain region is a semiconductor region and of a first conductivity type. A second source/drain region is on an opposite side of the channel region than the first source/drain region, wherein the second source/drain region is a metal region. A pocket region of a second conductivity type opposite the first conductivity type is horizontally between the channel region and the second source/drain region.
摘要翻译： 半导体器件包括沟道区; 沟道区上的栅极电介质; 以及在栅极电介质上的栅电极。 第一源极/漏极区域与栅极电介质相邻，其中第一源极/漏极区域是半导体区域并且具有第一导电类型。 第二源极/漏极区域在沟道区域的与第一源极/漏极区域相反的一侧上，其中第二源极/漏极区域是金属区域。 与第一导电类型相反的第二导电类型的口袋区域在沟道区域和第二源极/漏极区域之间是水平的。
-
公开(公告)号：US20100123203A1
公开(公告)日：2010-05-20
申请号：US12273409
申请日：2008-11-18
IPC分类号： H01L29/78
CPC分类号： H01L29/7391 , H01L29/66356
摘要： A semiconductor device includes a channel region; a gate dielectric over the channel region; and a gate electrode over the gate dielectric. A first source/drain region is adjacent the gate dielectric, wherein the first source/drain region is a semiconductor region and of a first conductivity type. A second source/drain region is on an opposite side of the channel region than the first source/drain region, wherein the second source/drain region is a metal region. A pocket region of a second conductivity type opposite the first conductivity type is horizontally between the channel region and the second source/drain region.
摘要翻译： 半导体器件包括沟道区; 沟道区上的栅极电介质; 以及在栅极电介质上的栅电极。 第一源极/漏极区域与栅极电介质相邻，其中第一源极/漏极区域是半导体区域并且具有第一导电类型。 第二源极/漏极区域在沟道区域的与第一源极/漏极区域相反的一侧上，其中第二源极/漏极区域是金属区域。 与第一导电类型相反的第二导电类型的口袋区域在沟道区域和第二源极/漏极区域之间是水平的。
-
公开(公告)号：US08669163B2
公开(公告)日：2014-03-11
申请号：US12898421
申请日：2010-10-05
IPC分类号： H01L21/336
CPC分类号： H01L29/7391 , H01L21/26586
摘要： A semiconductor device includes a channel region; a gate dielectric over the channel region; a gate electrode over the gate dielectric; and a first source/drain region adjacent the gate dielectric. The first source/drain region is of a first conductivity type. At least one of the channel region and the first source/drain region includes a superlattice structure. The semiconductor device further includes a second source/drain region on an opposite side of the channel region than the first source/drain region. The second source/drain region is of a second conductivity type opposite the first conductivity type. At most, one of the first source/drain region and the second source/drain region comprises an additional superlattice structure.
摘要翻译： 半导体器件包括沟道区; 沟道区上的栅极电介质; 位于栅极电介质上的栅电极; 以及与栅极电介质相邻的第一源极/漏极区域。 第一源极/漏极区域是第一导电类型。 沟道区域和第一源极/漏极区域中的至少一个包括超晶格结构。 所述半导体器件还包括与所述第一源极/漏极区域相比在所述沟道区域的相对侧上的第二源极/漏极区域。 第二源极/漏极区域是与第一导电类型相反的第二导电类型。 最多，第一源极/漏极区域和第二源极/漏极区域中的一个包括附加的超晶格结构。
-
公开(公告)号：US07834345B2
公开(公告)日：2010-11-16
申请号：US12205585
申请日：2008-09-05
IPC分类号： H01L29/94
CPC分类号： H01L29/7391 , H01L21/26586
摘要： A semiconductor device includes a channel region; a gate dielectric over the channel region; a gate electrode over the gate dielectric; and a first source/drain region adjacent the gate dielectric. The first source/drain region is of a first conductivity type. At least one of the channel region and the first source/drain region includes a superlattice structure. The semiconductor device further includes a second source/drain region on an opposite side of the channel region than the first source/drain region. The second source/drain region is of a second conductivity type opposite the first conductivity type. At most, one of the first source/drain region and the second source/drain region comprises an additional superlattice structure.
摘要翻译： 半导体器件包括沟道区; 沟道区上的栅极电介质; 位于栅极电介质上的栅电极; 以及与栅极电介质相邻的第一源极/漏极区域。 第一源极/漏极区域是第一导电类型。 沟道区域和第一源极/漏极区域中的至少一个包括超晶格结构。 所述半导体器件还包括与所述第一源极/漏极区域相比在所述沟道区域的相对侧上的第二源极/漏极区域。 第二源极/漏极区域是与第一导电类型相反的第二导电类型。 最多，第一源极/漏极区域和第二源极/漏极区域中的一个包括附加的超晶格结构。
-
公开(公告)号：US20100059737A1
公开(公告)日：2010-03-11
申请号：US12205585
申请日：2008-09-05
IPC分类号： H01L29/15
CPC分类号： H01L29/7391 , H01L21/26586
摘要： A semiconductor device includes a channel region; a gate dielectric over the channel region; a gate electrode over the gate dielectric; and a first source/drain region adjacent the gate dielectric. The first source/drain region is of a first conductivity type. At least one of the channel region and the first source/drain region includes a superlattice structure. The semiconductor device further includes a second source/drain region on an opposite side of the channel region than the first source/drain region. The second source/drain region is of a second conductivity type opposite the first conductivity type. At most, one of the first source/drain region and the second source/drain region comprises an additional superlattice structure.
摘要翻译： 半导体器件包括沟道区; 沟道区上的栅极电介质; 位于栅极电介质上的栅电极; 以及与栅极电介质相邻的第一源极/漏极区域。 第一源极/漏极区域是第一导电类型。 沟道区域和第一源极/漏极区域中的至少一个包括超晶格结构。 所述半导体器件还包括与所述第一源极/漏极区域相比在所述沟道区域的相对侧上的第二源极/漏极区域。 第二源极/漏极区域是与第一导电类型相反的第二导电类型。 最多，第一源极/漏极区域和第二源极/漏极区域中的一个包括附加的超晶格结构。
-
公开(公告)号：US20110027959A1
公开(公告)日：2011-02-03
申请号：US12898421
申请日：2010-10-05
IPC分类号： H01L21/336
CPC分类号： H01L29/7391 , H01L21/26586
摘要： A semiconductor device includes a channel region; a gate dielectric over the channel region; a gate electrode over the gate dielectric; and a first source/drain region adjacent the gate dielectric. The first source/drain region is of a first conductivity type. At least one of the channel region and the first source/drain region includes a superlattice structure. The semiconductor device further includes a second source/drain region on an opposite side of the channel region than the first source/drain region. The second source/drain region is of a second conductivity type opposite the first conductivity type. At most, one of the first source/drain region and the second source/drain region comprises an additional superlattice structure.
摘要翻译： 半导体器件包括沟道区; 沟道区上的栅极电介质; 位于栅极电介质上的栅电极; 以及与栅极电介质相邻的第一源极/漏极区域。 第一源极/漏极区域是第一导电类型。 沟道区域和第一源极/漏极区域中的至少一个包括超晶格结构。 所述半导体器件还包括与所述第一源极/漏极区域相比在所述沟道区域的相对侧上的第二源极/漏极区域。 第二源极/漏极区域是与第一导电类型相反的第二导电类型。 最多，第一源极/漏极区域和第二源极/漏极区域中的一个包括附加的超晶格结构。
-
7.发明授权Mask-less and implant free formation of complementary tunnel field effect transistors 有权无掩模和植入自由形成互补隧道场效应晶体管公开(公告)号：US08614468B2
公开(公告)日：2013-12-24
申请号：US13162316
申请日：2011-06-16
CPC分类号： H01L21/823807 , H01L21/823814 , H01L21/823885 , H01L27/092 , H01L29/66356 , H01L29/7391
摘要： A device includes a first source/drain region of a first conductivity type over a silicon substrate, wherein the first source/drain region is at a higher step of a two-step profile. The first source/drain region includes a germanium-containing region. A second source/drain region is of a second conductivity type opposite the first conductivity type, wherein the second source/drain region is at a lower step of the two-step profile. A gate dielectric includes a vertical portion in contact with a side edge the silicon substrate, and a horizontal portion in contact with a top surface of the silicon substrate at the lower step. The horizontal portion is connected to a lower end of the vertical portion. A gate electrode is directly over the horizontal portion, wherein a sidewall of the gate electrode is in contact with the vertical portion of the gate dielectric.
摘要翻译： 器件包括在硅衬底上的第一导电类型的第一源极/漏极区域，其中第一源极/漏极区域处于两阶段轮廓的较高阶段。 第一源极/漏极区域包括含锗区域。 第二源极/漏极区域具有与第一导电类型相反的第二导电类型，其中第二源极/漏极区域处于两阶段轮廓的较低台阶。 栅极电介质包括与硅衬底的侧边缘接触的垂直部分，以及在下部台阶处与硅衬底的顶表面接触的水平部分。 水平部分连接到垂直部分的下端。 栅电极直接在水平部分之上，其中栅电极的侧壁与栅电介质的垂直部分接触。
-
8.发明授权Tunnel field-effect transistor with narrow band-gap channel and strong gate coupling 有权隧道场效应晶体管具有窄带隙通道和强栅耦合公开(公告)号：US07812370B2
公开(公告)日：2010-10-12
申请号：US11828211
申请日：2007-07-25
IPC分类号： H01L29/161 , H01L29/78
CPC分类号： H01L29/66545 , H01L29/66356 , H01L29/7391
摘要： A semiconductor device and the methods of forming the same are provided. The semiconductor device includes a low energy band-gap layer comprising a semiconductor material; a gate dielectric on the low energy band-gap layer; a gate electrode over the gate dielectric; a first source/drain region adjacent the gate dielectric, wherein the first source/drain region is of a first conductivity type; and a second source/drain region adjacent the gate dielectric. The second source/drain region is of a second conductivity type opposite the first conductivity type. The low energy band-gap layer is located between the first and the second source/drain regions.
摘要翻译： 提供半导体器件及其形成方法。 半导体器件包括：包含半导体材料的低能带隙层; 低能带隙层上的栅极电介质; 位于栅极电介质上的栅电极; 邻近所述栅极电介质的第一源极/漏极区域，其中所述第一源极/漏极区域是第一导电类型; 以及与栅极电介质相邻的第二源极/漏极区域。 第二源极/漏极区域是与第一导电类型相反的第二导电类型。 低能带隙层位于第一和第二源极/漏极区之间。
-
9.发明申请Mask-less and Implant Free Formation of Complementary Tunnel Field Effect Transistors 有权无掩膜和植入物自由形成互补隧道场效应晶体管公开(公告)号：US20120319167A1
公开(公告)日：2012-12-20
申请号：US13162316
申请日：2011-06-16
IPC分类号： H01L27/092 , H01L29/78 , H01L21/336
CPC分类号： H01L21/823807 , H01L21/823814 , H01L21/823885 , H01L27/092 , H01L29/66356 , H01L29/7391
摘要： A device includes a first source/drain region of a first conductivity type over a silicon substrate, wherein the first source/drain region is at a higher step of a two-step profile. The first source/drain region includes a germanium-containing region. A second source/drain region is of a second conductivity type opposite the first conductivity type, wherein the second source/drain region is at a lower step of the two-step profile. A gate dielectric includes a vertical portion in contact with a side edge the silicon substrate, and a horizontal portion in contact with a top surface of the silicon substrate at the lower step. The horizontal portion is connected to a lower end of the vertical portion. A gate electrode is directly over the horizontal portion, wherein a sidewall of the gate electrode is in contact with the vertical portion of the gate dielectric.
摘要翻译： 器件包括在硅衬底上的第一导电类型的第一源极/漏极区域，其中第一源极/漏极区域处于两阶段轮廓的较高台阶。 第一源极/漏极区域包括含锗区域。 第二源极/漏极区域具有与第一导电类型相反的第二导电类型，其中第二源极/漏极区域处于两阶段轮廓的较低台阶。 栅极电介质包括与硅衬底的侧边缘接触的垂直部分，以及在下部台阶处与硅衬底的顶表面接触的水平部分。 水平部分连接到垂直部分的下端。 栅电极直接在水平部分之上，其中栅电极的侧壁与栅电介质的垂直部分接触。
-
10.发明申请Tunnel Field-Effect Transistor with Narrow Band-Gap Channel and Strong Gate Coupling 有权具有窄带隙通道和强栅耦合的隧道场效应晶体管公开(公告)号：US20100327321A1
公开(公告)日：2010-12-30
申请号：US12880236
申请日：2010-09-13
IPC分类号： H01L29/78
CPC分类号： H01L29/66545 , H01L29/66356 , H01L29/7391
摘要： A semiconductor device and the methods of forming the same are provided. The semiconductor device includes a low energy band-gap layer comprising a semiconductor material; a gate dielectric on the low energy band-gap layer; a gate electrode over the gate dielectric; a first source/drain region adjacent the gate dielectric, wherein the first source/drain region is of a first conductivity type; and a second source/drain region adjacent the gate dielectric. The second source/drain region is of a second conductivity type opposite the first conductivity type. The low energy band-gap layer is located between the first and the second source/drain regions.
摘要翻译： 提供半导体器件及其形成方法。 半导体器件包括：包含半导体材料的低能带隙层; 低能带隙层上的栅极电介质; 位于栅极电介质上的栅电极; 邻近所述栅极电介质的第一源极/漏极区域，其中所述第一源极/漏极区域是第一导电类型; 以及与栅极电介质相邻的第二源极/漏极区域。 第二源极/漏极区域是与第一导电类型相反的第二导电类型。 低能带隙层位于第一和第二源极/漏极区之间。
-
-
-
-
-
-
-
-
-
搜索结果
20 条记录 (耗时 0.036 秒)
