公开(公告)号：US20100059737A1

公开(公告)日：2010-03-11

申请号：US12205585

申请日：2008-09-05

申请人： Krishna Kumar Bhuwalka ,  Chin-Ya Wang ,  Ken-Ichi Goto ,  Wen-Chin Lee ,  Carlos H. Diaz

发明人： Krishna Kumar Bhuwalka ,  Chin-Ya Wang ,  Ken-Ichi Goto ,  Wen-Chin Lee ,  Carlos H. Diaz

IPC分类号： H01L29/15

CPC分类号： H01L29/7391 ,  H01L21/26586

摘要： A semiconductor device includes a channel region; a gate dielectric over the channel region; a gate electrode over the gate dielectric; and a first source/drain region adjacent the gate dielectric. The first source/drain region is of a first conductivity type. At least one of the channel region and the first source/drain region includes a superlattice structure. The semiconductor device further includes a second source/drain region on an opposite side of the channel region than the first source/drain region. The second source/drain region is of a second conductivity type opposite the first conductivity type. At most, one of the first source/drain region and the second source/drain region comprises an additional superlattice structure.

摘要翻译： 半导体器件包括沟道区; 沟道区上的栅极电介质; 位于栅极电介质上的栅电极; 以及与栅极电介质相邻的第一源极/漏极区域。 第一源极/漏极区域是第一导电类型。 沟道区域和第一源极/漏极区域中的至少一个包括超晶格结构。 所述半导体器件还包括与所述第一源极/漏极区域相比在所述沟道区域的相对侧上的第二源极/漏极区域。 第二源极/漏极区域是与第一导电类型相反的第二导电类型。 最多，第一源极/漏极区域和第二源极/漏极区域中的一个包括附加的超晶格结构。

公开(公告)号：US08669163B2

公开(公告)日：2014-03-11

申请号：US12898421

申请日：2010-10-05

申请人： Krishna Kumar Bhuwalka ,  Ching-Ya Wang ,  Ken-Ichi Goto ,  Wen-Chin Lee ,  Carlos H. Diaz

发明人： Krishna Kumar Bhuwalka ,  Ching-Ya Wang ,  Ken-Ichi Goto ,  Wen-Chin Lee ,  Carlos H. Diaz

IPC分类号： H01L21/336

CPC分类号： H01L29/7391 ,  H01L21/26586

摘要： A semiconductor device includes a channel region; a gate dielectric over the channel region; a gate electrode over the gate dielectric; and a first source/drain region adjacent the gate dielectric. The first source/drain region is of a first conductivity type. At least one of the channel region and the first source/drain region includes a superlattice structure. The semiconductor device further includes a second source/drain region on an opposite side of the channel region than the first source/drain region. The second source/drain region is of a second conductivity type opposite the first conductivity type. At most, one of the first source/drain region and the second source/drain region comprises an additional superlattice structure.

摘要翻译： 半导体器件包括沟道区; 沟道区上的栅极电介质; 位于栅极电介质上的栅电极; 以及与栅极电介质相邻的第一源极/漏极区域。 第一源极/漏极区域是第一导电类型。 沟道区域和第一源极/漏极区域中的至少一个包括超晶格结构。 所述半导体器件还包括与所述第一源极/漏极区域相比在所述沟道区域的相对侧上的第二源极/漏极区域。 第二源极/漏极区域是与第一导电类型相反的第二导电类型。 最多，第一源极/漏极区域和第二源极/漏极区域中的一个包括附加的超晶格结构。

公开(公告)号：US07834345B2

公开(公告)日：2010-11-16

申请号：US12205585

申请日：2008-09-05

申请人： Krishna Kumar Bhuwalka ,  Ching-Ya Wang ,  Ken-Ichi Goto ,  Wen-Chin Lee ,  Carlos H. Diaz

发明人： Krishna Kumar Bhuwalka ,  Ching-Ya Wang ,  Ken-Ichi Goto ,  Wen-Chin Lee ,  Carlos H. Diaz

IPC分类号： H01L29/94

CPC分类号： H01L29/7391 ,  H01L21/26586

摘要： A semiconductor device includes a channel region; a gate dielectric over the channel region; a gate electrode over the gate dielectric; and a first source/drain region adjacent the gate dielectric. The first source/drain region is of a first conductivity type. At least one of the channel region and the first source/drain region includes a superlattice structure. The semiconductor device further includes a second source/drain region on an opposite side of the channel region than the first source/drain region. The second source/drain region is of a second conductivity type opposite the first conductivity type. At most, one of the first source/drain region and the second source/drain region comprises an additional superlattice structure.

摘要翻译： 半导体器件包括沟道区; 沟道区上的栅极电介质; 位于栅极电介质上的栅电极; 以及与栅极电介质相邻的第一源极/漏极区域。 第一源极/漏极区域是第一导电类型。 沟道区域和第一源极/漏极区域中的至少一个包括超晶格结构。 所述半导体器件还包括与所述第一源极/漏极区域相比在所述沟道区域的相对侧上的第二源极/漏极区域。 第二源极/漏极区域是与第一导电类型相反的第二导电类型。 最多，第一源极/漏极区域和第二源极/漏极区域中的一个包括附加的超晶格结构。

公开(公告)号：US20110027959A1

公开(公告)日：2011-02-03

申请号：US12898421

申请日：2010-10-05

申请人： Krishna Kumar Bhuwalka ,  Ching-Ya Wang ,  Ken-Ichi Goto ,  Wen-Chin Lee ,  Carlos H. Diaz

发明人： Krishna Kumar Bhuwalka ,  Ching-Ya Wang ,  Ken-Ichi Goto ,  Wen-Chin Lee ,  Carlos H. Diaz

IPC分类号： H01L21/336

CPC分类号： H01L29/7391 ,  H01L21/26586

摘要： A semiconductor device includes a channel region; a gate dielectric over the channel region; a gate electrode over the gate dielectric; and a first source/drain region adjacent the gate dielectric. The first source/drain region is of a first conductivity type. At least one of the channel region and the first source/drain region includes a superlattice structure. The semiconductor device further includes a second source/drain region on an opposite side of the channel region than the first source/drain region. The second source/drain region is of a second conductivity type opposite the first conductivity type. At most, one of the first source/drain region and the second source/drain region comprises an additional superlattice structure.

摘要翻译： 半导体器件包括沟道区; 沟道区上的栅极电介质; 位于栅极电介质上的栅电极; 以及与栅极电介质相邻的第一源极/漏极区域。 第一源极/漏极区域是第一导电类型。 沟道区域和第一源极/漏极区域中的至少一个包括超晶格结构。 所述半导体器件还包括与所述第一源极/漏极区域相比在所述沟道区域的相对侧上的第二源极/漏极区域。 第二源极/漏极区域是与第一导电类型相反的第二导电类型。 最多，第一源极/漏极区域和第二源极/漏极区域中的一个包括附加的超晶格结构。

公开(公告)号：US20100327321A1

公开(公告)日：2010-12-30

申请号：US12880236

申请日：2010-09-13

申请人： Krishna Kumar Bhuwalka ,  Ken-Ichi Goto

发明人： Krishna Kumar Bhuwalka ,  Ken-Ichi Goto

IPC分类号： H01L29/78

CPC分类号： H01L29/66545 ,  H01L29/66356 ,  H01L29/7391

摘要： A semiconductor device and the methods of forming the same are provided. The semiconductor device includes a low energy band-gap layer comprising a semiconductor material; a gate dielectric on the low energy band-gap layer; a gate electrode over the gate dielectric; a first source/drain region adjacent the gate dielectric, wherein the first source/drain region is of a first conductivity type; and a second source/drain region adjacent the gate dielectric. The second source/drain region is of a second conductivity type opposite the first conductivity type. The low energy band-gap layer is located between the first and the second source/drain regions.

摘要翻译： 提供半导体器件及其形成方法。 半导体器件包括：包含半导体材料的低能带隙层; 低能带隙层上的栅极电介质; 位于栅极电介质上的栅电极; 邻近所述栅极电介质的第一源极/漏极区域，其中所述第一源极/漏极区域是第一导电类型; 以及与栅极电介质相邻的第二源极/漏极区域。 第二源极/漏极区域是与第一导电类型相反的第二导电类型。 低能带隙层位于第一和第二源极/漏极区之间。

公开(公告)号：US07812370B2

公开(公告)日：2010-10-12

申请号：US11828211

申请日：2007-07-25

申请人： Krishna Kumar Bhuwalka ,  Ken-Ichi Goto

发明人： Krishna Kumar Bhuwalka ,  Ken-Ichi Goto

IPC分类号： H01L29/161 ,  H01L29/78

CPC分类号： H01L29/66545 ,  H01L29/66356 ,  H01L29/7391

摘要： A semiconductor device and the methods of forming the same are provided. The semiconductor device includes a low energy band-gap layer comprising a semiconductor material; a gate dielectric on the low energy band-gap layer; a gate electrode over the gate dielectric; a first source/drain region adjacent the gate dielectric, wherein the first source/drain region is of a first conductivity type; and a second source/drain region adjacent the gate dielectric. The second source/drain region is of a second conductivity type opposite the first conductivity type. The low energy band-gap layer is located between the first and the second source/drain regions.

摘要翻译： 提供半导体器件及其形成方法。 半导体器件包括：包含半导体材料的低能带隙层; 低能带隙层上的栅极电介质; 位于栅极电介质上的栅电极; 邻近所述栅极电介质的第一源极/漏极区域，其中所述第一源极/漏极区域是第一导电类型; 以及与栅极电介质相邻的第二源极/漏极区域。 第二源极/漏极区域是与第一导电类型相反的第二导电类型。 低能带隙层位于第一和第二源极/漏极区之间。

公开(公告)号：US08354695B2

公开(公告)日：2013-01-15

申请号：US12880236

申请日：2010-09-13

申请人： Krishna Kumar Bhuwalka ,  Ken-Ichi Goto

发明人： Krishna Kumar Bhuwalka ,  Ken-Ichi Goto

IPC分类号： H01L29/161 ,  H01L29/78

CPC分类号： H01L29/66545 ,  H01L29/66356 ,  H01L29/7391

摘要： A semiconductor device and the methods of forming the same are provided. The semiconductor device includes a low energy band-gap layer comprising a semiconductor material; a gate dielectric on the low energy band-gap layer; a gate electrode over the gate dielectric; a first source/drain region adjacent the gate dielectric, wherein the first source/drain region is of a first conductivity type; and a second source/drain region adjacent the gate dielectric. The second source/drain region is of a second conductivity type opposite the first conductivity type. The low energy band-gap layer is located between the first and the second source/drain regions.

摘要翻译： 提供半导体器件及其形成方法。 半导体器件包括：包含半导体材料的低能带隙层; 低能带隙层上的栅极电介质; 位于栅极电介质上的栅电极; 邻近所述栅极电介质的第一源极/漏极区域，其中所述第一源极/漏极区域是第一导电类型; 以及与栅极电介质相邻的第二源极/漏极区域。 第二源极/漏极区域是与第一导电类型相反的第二导电类型。 低能带隙层位于第一和第二源极/漏极区之间。

公开(公告)号：US20090026553A1

公开(公告)日：2009-01-29

申请号：US11828211

申请日：2007-07-25

申请人： Krishna Kumar Bhuwalka ,  Ken-Ichi Goto

发明人： Krishna Kumar Bhuwalka ,  Ken-Ichi Goto

IPC分类号： H01L29/78 ,  H01L21/336

CPC分类号： H01L29/66545 ,  H01L29/66356 ,  H01L29/7391

摘要： A semiconductor device and the methods of forming the same are provided. The semiconductor device includes a low energy band-gap layer comprising a semiconductor material; a gate dielectric on the low energy band-gap layer; a gate electrode over the gate dielectric; a first source/drain region adjacent the gate dielectric, wherein the first source/drain region is of a first conductivity type; and a second source/drain region adjacent the gate dielectric. The second source/drain region is of a second conductivity type opposite the first conductivity type. The low energy band-gap layer is located between the first and the second source/drain regions.

摘要翻译： 提供半导体器件及其形成方法。 半导体器件包括：包含半导体材料的低能带隙层; 低能带隙层上的栅极电介质; 位于栅极电介质上的栅电极; 邻近所述栅极电介质的第一源极/漏极区域，其中所述第一源极/漏极区域是第一导电类型; 以及与栅极电介质相邻的第二源极/漏极区域。 第二源极/漏极区域是与第一导电类型相反的第二导电类型。 低能带隙层位于第一和第二源极/漏极区之间。

公开(公告)号：US08987824B2

公开(公告)日：2015-03-24

申请号：US13301873

申请日：2011-11-22

申请人： Jon-Hsu Ho ,  Chih-Ching Wang ,  Ching-Fang Huang ,  Wen-Hsing Hsieh ,  Tsung-Hsing Yu ,  Yi-Ming Sheu ,  Chih-Chieh Yeh ,  Ken-Ichi Goto ,  Zhiqiang Wu

发明人： Jon-Hsu Ho ,  Chih-Ching Wang ,  Ching-Fang Huang ,  Wen-Hsing Hsieh ,  Tsung-Hsing Yu ,  Yi-Ming Sheu ,  Chih-Chieh Yeh ,  Ken-Ichi Goto ,  Zhiqiang Wu

IPC分类号： H01L27/12 ,  H01L27/092 ,  H01L29/78 ,  H01L29/10

CPC分类号： H01L27/0886 ,  H01L27/0924 ,  H01L29/105 ,  H01L29/7831 ,  H01L29/7833 ,  H01L29/785 ,  H01L29/7851

摘要： A multi-gate semiconductor device is formed including a semiconductor substrate. The multi-gate semiconductor device also includes a first transistor including a first fin portion extending above the semiconductor substrate. The first transistor has a first channel region formed therein. The first channel region includes a first channel region portion doped at a first concentration of a first dopant type and a second channel region portion doped at a second concentration of the first dopant type. The second concentration is higher than the first concentration. The first transistor further includes a first gate electrode layer formed over the first channel region. The first gate electrode layer may be of a second dopant type. The first dopant type may be N-type and the second dopant type may be P-type. The second channel region portion may be formed over the first channel region portion.

摘要翻译： 形成包括半导体衬底的多栅极半导体器件。 多栅半导体器件还包括第一晶体管，其包括在半导体衬底之上延伸的第一鳍部。 第一晶体管具有形成在其中的第一沟道区。 第一沟道区域包括以第一掺杂剂类型的第一浓度掺杂的第一沟道区域部分和以第一掺杂剂类型的第二浓度掺杂的第二沟道区域部分。 第二浓度高于第一浓度。 第一晶体管还包括形成在第一沟道区上的第一栅电极层。 第一栅极电极层可以是第二掺杂剂类型。 第一掺杂剂类型可以是N型，第二掺杂剂类型可以是P型。 第二沟道区域部分可以形成在第一沟道区域部分上。

公开(公告)号：US08623716B2

公开(公告)日：2014-01-07

申请号：US13288047

申请日：2011-11-03

申请人： Chih-Ching Wang ,  Jon-Hsu Ho ,  Ching-Fang Huang ,  Wen-Hsing Hsieh ,  Tsung-Hsing Yu ,  Yi-Ming Sheu ,  Ken-Ichi Goto ,  Zhiqiang Wu

发明人： Chih-Ching Wang ,  Jon-Hsu Ho ,  Ching-Fang Huang ,  Wen-Hsing Hsieh ,  Tsung-Hsing Yu ,  Yi-Ming Sheu ,  Ken-Ichi Goto ,  Zhiqiang Wu

IPC分类号： H01L21/00 ,  H01L21/338 ,  H01L21/336 ,  H01L21/3205

CPC分类号： H01L29/7855 ,  H01L21/823431 ,  H01L21/823821 ,  H01L27/0886 ,  H01L27/0924 ,  H01L29/66795 ,  H01L29/785

摘要： A multi-gate semiconductor device and method for forming the same. A multi-gate semiconductor device is formed including a first fin of a first transistor formed on a semiconductor substrate having a first dopant type. The first transistor has a doped channel region of the first dopant type. The device also includes a second fin of a second transistor formed on the first dopant type semiconductor substrate. The second transistor has a doped channel region of a second dopant type. The device further includes a gate electrode layer of the second dopant type formed over the channel region of the first fin and a gate electrode layer of the first dopant type formed over the channel region of the second fin.

摘要翻译： 一种多栅半导体器件及其制造方法。 形成多栅半导体器件，其包括形成在具有第一掺杂剂类型的半导体衬底上的第一晶体管的第一鳍。 第一晶体管具有第一掺杂剂类型的掺杂沟道区。 该器件还包括形成在第一掺杂剂型半导体衬底上的第二晶体管的第二鳍。 第二晶体管具有第二掺杂剂类型的掺杂沟道区。 该器件还包括形成在第一鳍片的沟道区域上的第二掺杂剂类型的栅极电极层和形成在第二鳍片的沟道区域上的第一掺杂剂类型的栅极电极层。