利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

47 条记录 (耗时 0.03 秒)

    System on a chip for networking
    1.
    发明申请
    System on a chip for networking 有权

    公开(公告)号：US20100100681A1

    公开(公告)日：2010-04-22

    申请号：US12642736

    申请日：2009-12-18

    申请人： Mark D. Hayter ,  Joseph B. Rowlands ,  James Y. Cho

    发明人： Mark D. Hayter ,  Joseph B. Rowlands ,  James Y. Cho

    IPC分类号： G06F12/08

    CPC分类号： G06F13/387

    摘要： A system on a chip for network devices. In one implementation, the system on a chip may include (integrated onto a single integrated circuit), a processor and one or more I/O devices for networking applications. For example, the I/O devices may include one or more network interface circuits for coupling to a network interface. In one embodiment, coherency may be enforced within the boundaries of the system on a chip but not enforced outside of the boundaries.

    System on a chip for networking
    2.
    发明授权
    System on a chip for networking 有权
    系统在芯片上进行网络连接

    公开(公告)号：US07660931B2

    公开(公告)日：2010-02-09

    申请号：US12178101

    申请日：2008-07-23

    申请人： Mark D. Hayter ,  Joseph B. Rowlands ,  James Y. Cho

    发明人： Mark D. Hayter ,  Joseph B. Rowlands ,  James Y. Cho

    IPC分类号： G06F13/00 ,  G06F3/00

    CPC分类号： G06F13/387

    摘要： A system on a chip for network devices. In one implementation, the system on a chip may include (integrated onto a single integrated circuit), a processor and one or more I/O devices for networking applications. For example, the I/O devices may include one or more network interface circuits for coupling to a network interface. In one embodiment, coherency may be enforced within the boundaries of the system on a chip but not enforced outside of the boundaries.

    摘要翻译： 用于网络设备的芯片上的系统。 在一个实现中，芯片上的系统可以包括（集成到单个集成电路），处理器和用于联网应用的一个或多个I / O设备。 例如，I / O设备可以包括用于耦合到网络接口的一个或多个网络接口电路。 在一个实施例中，一致性可以在芯片上的系统的边界内被强制执行，但是在边界之外不被强制执行。

    System on a chip for networking
    3.
    发明授权
    System on a chip for networking 有权
    系统在芯片上进行网络连接

    公开(公告)号：US06766389B2

    公开(公告)日：2004-07-20

    申请号：US09861191

    申请日：2001-05-18

    申请人： Mark D. Hayter ,  Joseph B. Rowlands ,  James Y. Cho

    发明人： Mark D. Hayter ,  Joseph B. Rowlands ,  James Y. Cho

    IPC分类号： G06F1300

    CPC分类号： G06F13/387

    摘要： A system on a chip for network devices. In one implementation, the system on a chip may include (integrated onto a single integrated circuit), a processor and one or more I/O devices for networking applications. For example, the I/O devices may include one or more network interface circuits for coupling to a network interface. In one embodiment, coherency may be enforced within the boundaries of the system on a chip but not enforced outside of the boundaries.

    摘要翻译： 用于网络设备的芯片上的系统。 在一个实现中，芯片上的系统可以包括（集成到单个集成电路），处理器和用于联网应用的一个或多个I / O设备。 例如，I / O设备可以包括用于耦合到网络接口的一个或多个网络接口电路。 在一个实施例中，一致性可以在芯片上的系统的边界内被强制执行，但是在边界之外不被强制执行。

    System on a chip for networking
    4.
    发明授权
    System on a chip for networking 有权
    系统在芯片上进行网络连接

    公开(公告)号：US07991922B2

    公开(公告)日：2011-08-02

    申请号：US12642736

    申请日：2009-12-18

    申请人： Mark D. Hayter ,  Joseph B. Rowlands ,  James Y. Cho

    发明人： Mark D. Hayter ,  Joseph B. Rowlands ,  James Y. Cho

    IPC分类号： G06F3/00 ,  G06F13/00

    CPC分类号： G06F13/387

    摘要： A system on a chip for network devices. In one implementation, the system on a chip may include (integrated onto a single integrated circuit), a processor and one or more I/O devices for networking applications. For example, the I/O devices may include one or more network interface circuits for coupling to a network interface. In one embodiment, coherency may be enforced within the boundaries of the system on a chip but not enforced outside of the boundaries.

    摘要翻译： 用于网络设备的芯片上的系统。 在一个实现中，芯片上的系统可以包括（集成到单个集成电路），处理器和用于联网应用的一个或多个I / O设备。 例如，I / O设备可以包括用于耦合到网络接口的一个或多个网络接口电路。 在一个实施例中，一致性可以在芯片上的系统的边界内被强制执行，但是在边界之外不被强制执行。

    SYSTEM ON A CHIP FOR NETWORKING
    5.
    发明申请
    SYSTEM ON A CHIP FOR NETWORKING 有权
    用于网络的芯片系统

    公开(公告)号：US20080276018A1

    公开(公告)日：2008-11-06

    申请号：US12178101

    申请日：2008-07-23

    申请人： Mark D. Hayter ,  Joseph B. Rowlands ,  James Y. Cho

    发明人： Mark D. Hayter ,  Joseph B. Rowlands ,  James Y. Cho

    IPC分类号： G06F13/38

    CPC分类号： G06F13/387

    摘要： A system on a chip for network devices. In one implementation, the system on a chip may include (integrated onto a single integrated circuit), a processor and one or more I/O devices for networking applications. For example, the I/O devices may include one or more network interface circuits for coupling to a network interface. In one embodiment, coherency may be enforced within the boundaries of the system on a chip but not enforced outside of the boundaries.

    摘要翻译： 用于网络设备的芯片上的系统。 在一个实现中，芯片上的系统可以包括（集成到单个集成电路），处理器和用于联网应用的一个或多个I / O设备。 例如，I / O设备可以包括用于耦合到网络接口的一个或多个网络接口电路。 在一个实施例中，一致性可以在芯片上的系统的边界内被强制执行，但是在边界之外不被强制执行。

    System on a chip for networking
    6.
    发明授权
    System on a chip for networking 有权
    系统在芯片上进行网络连接

    公开(公告)号：US07418534B2

    公开(公告)日：2008-08-26

    申请号：US10884700

    申请日：2004-07-02

    申请人： Mark D. Hayter ,  Joseph B. Rowlands ,  James Y. Cho

    发明人： Mark D. Hayter ,  Joseph B. Rowlands ,  James Y. Cho

    IPC分类号： G06F3/00 ,  G06F13/00

    CPC分类号： G06F13/387

    摘要： A system on a chip for network devices. In one implementation, the system on a chip may include (integrated onto a single integrated circuit), a processor and one or more I/O devices for networking applications. For example, the I/O devices may include one or more network interface circuits for coupling to a network interface. In one embodiment, coherency may be enforced within the boundaries of the system on a chip but not enforced outside of the boundaries.

    摘要翻译： 用于网络设备的芯片上的系统。 在一个实现中，芯片上的系统可以包括（集成到单个集成电路），处理器和用于联网应用的一个或多个I / O设备。 例如，I / O设备可以包括用于耦合到网络接口的一个或多个网络接口电路。 在一个实施例中，一致性可以在芯片上的系统的边界内被强制执行，但是在边界之外不被强制执行。

    Source controlled cache allocation
    7.
    发明授权
    Source controlled cache allocation 有权
    源控缓存分配

    公开(公告)号：US06684296B2

    公开(公告)日：2004-01-27

    申请号：US10394132

    申请日：2003-03-21

    申请人： Mark D. Hayter ,  Joseph B. Rowlands

    发明人： Mark D. Hayter ,  Joseph B. Rowlands

    IPC分类号： G06F1212

    CPC分类号： G06F12/0888

    摘要： A cache is coupled to receive an access which includes a cache allocate indication. If the access is a miss in the cache, the cache either allocates a cache block storage location to store the cache block addressed by the access or does not allocate a cache block storage location in response to the cache allocate indication. In one implementation, the cache is coupled to an interconnect with one or more agents. In such an implementation, the cache accesses may be performed in response to transactions on the interconnect, and the transactions include the cache allocate indication. Thus, the source of a cache access specifies whether or not to allocate a cache block storage location in response to a miss by the cache access. The source may use a variety of mechanisms for generating the cache allocate indication.

    摘要翻译： 高速缓存被耦合以接收包括高速缓存分配指示的访问。 如果访问是高速缓存中的未命中，则高速缓存或者分配高速缓存块存储位置以存储由该访问寻址的高速缓存块，或者不响应于高速缓存分配指示来分配高速缓存块存储位置。 在一个实现中，高速缓存耦合到与一个或多个代理的互连。 在这种实现中，可以响应于互连上的事务执行高速缓存访​​问，并且事务包括高速缓存分配指示。 因此，缓存访问的源指定是否响应于高速缓存访​​问的错过来分配高速缓存块存储位置。 源可以使用用于生成高速缓存分配指示的各种机制。

    Source controlled cache allocation
    8.
    发明授权
    Source controlled cache allocation 有权

    公开(公告)号：US06574708B2

    公开(公告)日：2003-06-03

    申请号：US09861186

    申请日：2001-05-18

    申请人： Mark D. Hayter ,  Joseph B. Rowlands

    发明人： Mark D. Hayter ,  Joseph B. Rowlands

    IPC分类号： G06F1212

    CPC分类号： G06F12/0888

    摘要： A cache is coupled to receive an access which includes a cache allocate indication. If the access is a miss in the cache, the cache either allocates a cache block storage location to store the cache block addressed by the access or does not allocate a cache block storage location in response to the cache allocate indication. In one implementation, the cache is coupled to an interconnect with one or more agents. In such an implementation, the cache accesses may be performed in response to transactions on the interconnect, and the transactions include the cache allocate indication. Thus, the source of a cache access specifies whether or not to allocate a cache block storage location in response to a miss by the cache access. The source may use a variety of mechanisms for generating the cache allocate indication.

    Source triggered transaction blocking
    9.
    发明授权
    Source triggered transaction blocking 有权
    源触发事务阻塞

    公开(公告)号：US07028115B1

    公开(公告)日：2006-04-11

    申请号：US09680524

    申请日：2000-10-06

    申请人： Joseph B. Rowlands ,  Mark D. Hayter

    发明人： Joseph B. Rowlands ,  Mark D. Hayter

    IPC分类号： G06F13/00

    CPC分类号： G06F11/141

    摘要： A system may include at least a first agent and a second agent, and the first agent may be coupled to receive a block signal generated by the second agent. The block signal is indicative of whether or not the second agent is capable of participating in transactions. The first agent initiates or inhibits initiation of a transaction for which the second agent is a participant responsive to the block signal. The system may include additional agents, each configured to generate independent block signals. Other implementations may share block signals among two or more agents. For example, a memory block signal indicative of memory transactions being blocked or not blocked and an input/output (I/O) block signal indicative of I/O transactions being blocked or not blocked may be employed. In yet another implementation, a first agent may provide separate block signals to other agents.

    摘要翻译： 系统可以包括至少第一代理和第二代理，并且第一代理可以被耦合以接收由第二代理产生的块信号。 块信号表示第二代理是否能够参与交易。 第一代理启动或禁止响应于块信号的第二代理是参与者的事务的启动。 系统可以包括附加的代理，每个代理被配置为产生独立的块信号。 其他实现可以在两个或更多个代理之间共享块信号。 例如，可以采用指示存储器事务被阻塞或未被阻塞的存储器块信号和指示I / O事务被阻塞或未被阻塞的输入/输出（I / O）块信号。 在又一实现中，第一代理可以向其他代理提供单独的块信号。

    Memory controller with programmable configuration
    10.
    发明授权
    Memory controller with programmable configuration 有权
    内存控制器，具有可编程配置

    公开(公告)号：US06877076B1

    公开(公告)日：2005-04-05

    申请号：US10626790

    申请日：2003-07-24

    申请人： James Y. Cho ,  James B. Keller ,  Mark D. Hayter

    发明人： James Y. Cho ,  James B. Keller ,  Mark D. Hayter

    IPC分类号： G06F12/02 ,  G06F12/06

    CPC分类号： G06F12/0653 ,  G06F12/0215 ,  G06F12/0607

    摘要： A memory controller provides programmable flexibility, via one or more configuration registers, for the configuration of the memory. The memory may be optimized for a given application by programming the configuration registers. For example, in one embodiment, the portion of the address of a memory transaction used to select a storage location for access in response to the memory transaction may be programmable. In an implementation designed for DRAM, a first portion may be programmably selected to form the row address and a second portion may be programmable selected to form the column address. Additional embodiments may further include programmable selection of the portion of the address used to select a bank. Still further, interleave modes among memory sections assigned to different chip selects and among two or more channels to memory may be programmable, in some implementations. Furthermore, the portion of the address used to select between interleaved memory sections or interleaved channels may be programmable. One particular implementation may include all of the above programmable features, which may provide a high degree of flexibility in optimizing the memory system.

    摘要翻译： 存储器控制器通过一个或多个配置寄存器为存储器的配置提供可编程的灵活性。 可以通过编程配置寄存器来为给定应用优化存储器。 例如，在一个实施例中，用于响应于存储器事务选择用于访问的存储位置的存储器事务的地址部分可以是可编程的。 在为DRAM设计的实现中，可编程地选择第一部分以形成行地址，并且第二部分可以被编程选择以形成列地址。 另外的实施例还可以包括用于选择银行的地址部分的可编程选择。 此外，在一些实现中，分配给不同芯片选择的存储器部分之间的交织模式和在存储器的两个或更多个通道中的交织模式可以是可编程的。 此外，用于在交织的存储器部分或交织的信道之间选择的地址的部分可以是可编程的。 一个具体实现可以包括所有上述可编程特征，其可以在优化存储器系统时提供高度的灵活性。