公开(公告)号：US08117391B2

公开(公告)日：2012-02-14

申请号：US12299616

申请日：2008-10-08

申请人： Masanori Fujii ,  Tsukasa Nishimura ,  Sumihiro Miura ,  Yoshinori Okubo

发明人： Masanori Fujii ,  Tsukasa Nishimura ,  Sumihiro Miura ,  Yoshinori Okubo

IPC分类号： G06F11/00 ,  G06F12/00 ,  G06F13/00 ,  G06F13/28

CPC分类号： G06F12/0866 ,  G06F11/1441 ,  G06F11/1666 ,  G06F12/0813 ,  G06F12/0893

摘要： A storage system, which is coupled to a computer, includes a storage device, a controller, a plurality of cache memory units, and a connecting unit. Each of the plurality of cache memory units includes: a cache memory for storing data; an auxiliary storage device for holding a content of data even after shutdown of power; and a cache controller for controlling an input/output of data to/from the cache memory and the auxiliary storage device. The cache controller store data stored in the cache memory, which is divided into a plurality of parts, into a plurality of the auxiliary storage devices included in the plurality of cache memory units.

摘要翻译： 耦合到计算机的存储系统包括存储设备，控制器，多个高速缓冲存储器单元和连接单元。 多个高速缓冲存储器单元中的每一个包括：高速缓冲存储器，用于存储数据; 辅助存储装置，用于在关闭电源之后保存数据内容; 以及高速缓存控制器，用于控制到/从高速缓冲存储器和辅助存储设备的数据的输入/输出。 高速缓存控制器将存储在高速缓冲存储器中的数据存储在多个高速缓冲存储器单元中的多个辅助存储装置中，该数据被分成多个部分。

公开(公告)号：US20100293331A1

公开(公告)日：2010-11-18

申请号：US12299616

申请日：2008-10-08

申请人： Masanori Fujii ,  Tsukasa Nishimura ,  Sumihiro Miura ,  Yoshinori Okubo

发明人： Masanori Fujii ,  Tsukasa Nishimura ,  Sumihiro Miura ,  Yoshinori Okubo

IPC分类号： G06F12/08 ,  G06F1/28

CPC分类号： G06F12/0866 ,  G06F11/1441 ,  G06F11/1666 ,  G06F12/0813 ,  G06F12/0893

摘要： A storage system, which is coupled to a computer, includes a storage device, a controller, a plurality of cache memory units, and a connecting unit. Each of the plurality of cache memory units includes: a cache memory for storing data; an auxiliary storage device for holding a content of data even after shutdown of power; and a cache controller for controlling an input/output of data to/from the cache memory and the auxiliary storage device. The cache controller store data stored in the cache memory, which is divided into a plurality of parts, into a plurality of the auxiliary storage devices included in the plurality of cache memory units.

摘要翻译： 耦合到计算机的存储系统包括存储设备，控制器，多个高速缓冲存储器单元和连接单元。 多个高速缓冲存储器单元中的每一个包括：高速缓冲存储器，用于存储数据; 辅助存储装置，用于在关闭电源之后保存数据内容; 以及高速缓存控制器，用于控制到/从高速缓冲存储器和辅助存储设备的数据的输入/输出。 高速缓存控制器将存储在高速缓冲存储器中的数据存储在多个高速缓冲存储器单元中的多个辅助存储装置中，该数据被分成多个部分。

公开(公告)号：US08255624B2

公开(公告)日：2012-08-28

申请号：US12668907

申请日：2009-12-17

申请人： Masanori Fujii ,  Tsukasa Nishimura ,  Sumihiro Miura ,  Hiraki Mikami

发明人： Masanori Fujii ,  Tsukasa Nishimura ,  Sumihiro Miura ,  Hiraki Mikami

IPC分类号： G06F12/08

CPC分类号： G06F12/0868 ,  G06F11/1441 ,  G06F2212/225 ,  G06F2212/466 ,  Y02D10/13

摘要： A storage apparatus and its control method capable of shortening data save time at the time of power shutdown are suggested.The storage apparatus includes a processor for controlling reading/writing user data from/to a disk device(s), and a cache memory for storing user data sent and received between a channel adapter and a the disk adapter and control data used by the processor, wherein the control data is sorted into and stored in the nonvolatile memory or the volatile memory according to its update frequency.

摘要翻译： 建议能够缩短停电时数据保存时间的存储装置及其控制方法。 存储装置包括用于控制从/向盘设备读取/写入用户数据的处理器，以及用于存储在通道适配器和盘适配器之间发送和接收的用户数据的高速缓冲存储器以及处理器使用的控制数据 ，其中根据其更新频率将控制数据分类并存储在非易失性存储器或易失性存储器中。

公开(公告)号：US20110271048A1

公开(公告)日：2011-11-03

申请号：US12668907

申请日：2009-12-17

申请人： Masanori Fuji ,  Tsukasa Nishimura ,  Sumihiro Miura ,  Hiraki Mikami

发明人： Masanori Fuji ,  Tsukasa Nishimura ,  Sumihiro Miura ,  Hiraki Mikami

IPC分类号： G06F12/00 ,  G06F12/08

CPC分类号： G06F12/0868 ,  G06F11/1441 ,  G06F2212/225 ,  G06F2212/466 ,  Y02D10/13

摘要： A storage apparatus and its control method capable of shortening data save time at the time of power shutdown are suggested.The storage apparatus includes a processor for controlling reading/writing user data from/to a disk device(s), and a cache memory for storing user data sent and received between a channel adapter and a the disk adapter and control data used by the processor, wherein the control data is sorted into and stored in the nonvolatile memory or the volatile memory according to its update frequency.

摘要翻译： 建议能够缩短停电时数据保存时间的存储装置及其控制方法。 存储装置包括用于控制从/向盘设备读取/写入用户数据的处理器，以及用于存储在通道适配器和盘适配器之间发送和接收的用户数据的高速缓冲存储器以及处理器使用的控制数据 ，其中根据其更新频率将控制数据分类并存储在非易失性存储器或易失性存储器中。

公开(公告)号：US20120096229A1

公开(公告)日：2012-04-19

申请号：US12992042

申请日：2010-10-14

申请人： Masanori Fujii ,  Sumihiro Miura

发明人： Masanori Fujii ,  Sumihiro Miura

IPC分类号： G06F12/12

CPC分类号： G06F11/1666 ,  G06F11/2015 ,  G06F12/0866 ,  G06F2212/262

摘要： A storage control apparatus of the present invention is able to duplicatively manage data in a cache memory even during maintenance work. When a memory package CMPK3 specified by a user is removed from the apparatus 1 (S2), a microprocessor 2 changes a pair that has been configured using CMPK2 and CMPK3 to a pair of CMPK2 and a free area of a CMPK1. As a result, received data (S5) is respectively written to multiple cache memories (S6, S7), and duplicatively managed.

摘要翻译： 即使在维护工作期间，本发明的存储控制装置能够复制地管理高速缓冲存储器中的数据。 当从设备1（S2）中删除由用户指定的存储器包CMPK3时，微处理器2将已经使用CMPK2和CMPK3配置的一对将CMPK2和CMPK1的空闲区域对进行更改。 结果，将接收到的数据（S5）分别写入多个高速缓冲存储器（S6，S7）并重复管理。

公开(公告)号：US08572336B2

公开(公告)日：2013-10-29

申请号：US12992042

申请日：2010-10-14

申请人： Masanori Fujii ,  Sumihiro Miura

发明人： Masanori Fujii ,  Sumihiro Miura

IPC分类号： G06F12/00 ,  G06F13/00

CPC分类号： G06F11/1666 ,  G06F11/2015 ,  G06F12/0866 ,  G06F2212/262

摘要： A storage control apparatus of the present invention is able to duplicatively manage data in a cache memory even during maintenance work. When a memory package CMPK3 specified by a user is removed from the apparatus 1 (S2), a microprocessor 2 changes a pair that has been configured using CMPK2 and CMPK3 to a pair of CMPK2 and a free area of a CMPK1. As a result, received data (S5) is respectively written to multiple cache memories (S6, S7), and duplicatively managed.

摘要翻译： 即使在维护工作期间，本发明的存储控制装置能够复制地管理高速缓冲存储器中的数据。 当从设备1（S2）中删除由用户指定的存储器包CMPK3时，微处理器2将已经使用CMPK2和CMPK3配置的一对将CMPK2和CMPK1的空闲区域对进行更改。 结果，将接收到的数据（S5）分别写入多个高速缓冲存储器（S6，S7）并重复管理。

公开(公告)号：US20130097379A1

公开(公告)日：2013-04-18

申请号：US13265943

申请日：2011-10-13

申请人： Kyohei Ide ,  Sumihiro Miura ,  Naoki Moritoki

发明人： Kyohei Ide ,  Sumihiro Miura ,  Naoki Moritoki

IPC分类号： G06F12/08

CPC分类号： G06F12/0871 ,  G06F2212/225 ,  G06F2212/466

摘要： It is provided a storage system for storing data requested by a host computer to be written, the storage system comprising: at least one processor, a cache memory and a cache controller. The cache memory includes a first memory which can be accessed by way of either access that can specify an access range by a line or access that continuously performs a read and a write. The cache controller includes a second memory which has a higher flexibility than the first memory in specifying an access range. The cache controller determines an address of an access destination upon reception of a request for an access to the cache memory from the at least one processor, and switches a request for an access to a specific address into an access to a corresponding address in the second memory.

摘要翻译： 提供了一种用于存储由主计算机请求写入的数据的存储系统，该存储系统包括：至少一个处理器，高速缓存存储器和高速缓存控制器。 高速缓冲存储器包括第一存储器，其可以通过访问方式访问，该访问可以通过连续执行读取和写入的行或访问来指定访问范围。 高速缓存控制器包括在指定访问范围时具有比第一存储器更高的灵活性的第二存储器。 高速缓存控制器在接收到从至少一个处理器访问高速缓冲存储器的请求时确定访问目的地的地址，并且将对特定地址的访问请求切换到对第二个对应地址的访问 记忆。

公开(公告)号：US08412884B1

公开(公告)日：2013-04-02

申请号：US13265943

申请日：2011-10-13

申请人： Kyohei Ide ,  Sumihiro Miura ,  Naoki Moritoki

发明人： Kyohei Ide ,  Sumihiro Miura ,  Naoki Moritoki

IPC分类号： G06F12/00 ,  G06F13/00 ,  G06F13/28

CPC分类号： G06F12/0871 ,  G06F2212/225 ,  G06F2212/466

摘要： It is provided a storage system for storing data requested by a host computer to be written, the storage system comprising: at least one processor, a cache memory and a cache controller. The cache memory includes a first memory which can be accessed by way of either access that can specify an access range by a line or access that continuously performs a read and a write. The cache controller includes a second memory which has a higher flexibility than the first memory in specifying an access range. The cache controller determines an address of an access destination upon reception of a request for an access to the cache memory from the at least one processor, and switches a request for an access to a specific address into an access to a corresponding address in the second memory.

摘要翻译： 提供了一种用于存储由主计算机请求写入的数据的存储系统，该存储系统包括：至少一个处理器，高速缓存存储器和高速缓存控制器。 高速缓冲存储器包括第一存储器，其可以通过访问方式访问，该访问可以通过连续执行读取和写入的行或访问来指定访问范围。 高速缓存控制器包括在指定访问范围时具有比第一存储器更高的灵活性的第二存储器。 高速缓存控制器在接收到从至少一个处理器访问高速缓冲存储器的请求时确定访问目的地的地址，并且将对特定地址的访问请求切换到对第二个对应地址的访问 记忆。

公开(公告)号：US08024516B2

公开(公告)日：2011-09-20

申请号：US12010850

申请日：2008-01-30

申请人： Sumihiro Miura

发明人： Sumihiro Miura

IPC分类号： G06F12/00

CPC分类号： G06F12/0804 ,  G06F11/1441 ,  G06F12/0866 ,  G06F12/126 ,  G06F2212/225 ,  Y02D10/13

摘要： A storage apparatus sets up part of non-volatile cache memory as a cache-resident area, and in an emergency such as an unexpected power shutdown, backs up dirty data of data cached in volatile memory to an area other than the cache-resident area in the non-volatile cache memory, together with the relevant cache management information. Further, the storage apparatus monitors the amount of the dirty data in the volatile cache memory so that the dirty data cached in the volatile cache memory is reliably contained in a backup area in the non-volatile memory, and when the dirty data amount exceeds a predetermined threshold value, the storage apparatus releases the cache-resident area to serve as the backup area.

摘要翻译： 存储装置将非易失性高速缓冲存储器的一部分设置为高速缓存驻留区域，并且在诸如意外停电的紧急情况下，将缓存在易失性存储器中的数据的脏数据备份到高速缓存驻留区域以外的区域 在非易失性缓存存储器中，连同相关的缓存管理信息。 此外，存储装置监视易失性高速缓冲存储器中的脏数据的量，使得缓存在易失性高速缓冲存储器中的脏数据被可靠地包含在非易失性存储器中的备份区域中，并且当脏数据量超过 预定阈值时，存储装置释放高速缓存驻留区域作为备用区域。

公开(公告)号：US07383472B2

公开(公告)日：2008-06-03

申请号：US11028243

申请日：2005-01-04

申请人： Sumihiro Miura

发明人： Sumihiro Miura

IPC分类号： G06F11/00

CPC分类号： G06F11/1076

摘要： A disk array subsystem makes a diagnosis of a memory device while maintaining performance of a normal access to the memory device contained in a controller, thus enhancing reliability of the memory data. In the disk array subsystem having a disk drive and a controller, the controller has a cache unit and the cache unit has a memory device and a memory control unit. The memory control unit monitors status of memory access by means of a memory access state monitoring unit, issues a diagnosis request while normal access is not made to the memory device, makes access to the memory device for diagnosis of the memory data, and checks the data read from the memory device by using ECC and detects a data error.

摘要翻译： 磁盘阵列子系统对存储器件进行诊断，同时保持对包含在控制器中的存储器件的正常访问的性能，从而增强存储器数据的可靠性。 在具有磁盘驱动器和控制器的磁盘阵列子系统中，控制器具有高速缓存单元，高速缓存单元具有存储器件和存储器控制单元。 存储器控制单元通过存储器访问状态监视单元监视存储器访问的状态，在不对存储器件进行正常访问的同时发出诊断请求，访问存储器件以诊断存储器数据，并且检查 通过使用ECC从存储器件读取数据并检测数据错误。