公开(公告)号：US07243192B2

公开(公告)日：2007-07-10

申请号：US11426758

申请日：2006-06-27

申请人： Michael DeMar Taylor ,  John R. Kinsel ,  Tom Riordan

发明人： Michael DeMar Taylor ,  John R. Kinsel ,  Tom Riordan

IPC分类号： G06F12/10

CPC分类号： G06F12/0802

摘要： A single memory element, which may consist of general purpose SRAM chips, implements both tag and data cache memory functions, resulting in an efficient, low cost implementation of high speed external cache memory. In one embodiment, a bank of general purpose RAM used by a microprocessor as an external cache memory stores both cache tags and cache data in separate memory locations. During a read operation, the microprocessor retrieves a cache tag from the bank of general purpose RAM before retrieving corresponding cache data therefrom, and compares the cache tag to a memory address to assess whether requested data resides in the cache memory. The comparison may also be performed concurrently by a system controller device, which may abort the main memory access if a cache hit is detected.

摘要翻译： 可以由通用SRAM芯片组成的单个存储器元件实现标签和数据高速缓存存储器功能，导致高速外部高速缓冲存储器的高效，低成本实现。 在一个实施例中，由微处理器使用的一组通用RAM作为外部高速缓冲存储器将缓存标签和高速缓存数据都存储在单独的存储器位置中。 在读取操作期间，微处理器从通用RAM库中检索缓存标签，然后从其中检索相应的缓存数据，并将高速缓存标签与存储器地址进行比较，以评估所请求的数据是否驻留在高速缓冲存储器中。 该比较还可以由系统控制器设备同时执行，如果检测到高速缓存命中，则可以中止主存储器访问。

公开(公告)号：US07130968B2

公开(公告)日：2006-10-31

申请号：US10732998

申请日：2003-12-11

申请人： Michael DeMar Taylor ,  John R. Kinsel ,  Tom Riordan

发明人： Michael DeMar Taylor ,  John R. Kinsel ,  Tom Riordan

IPC分类号： G06F12/10

CPC分类号： G06F12/0802

摘要： A single memory element, which may consist of general purpose SRAM chips, is used to implement both tag and data cache memory functions, resulting in an efficient, low cost implementation of high speed external cache memory. In one embodiment, a bank of general purpose random access memory used by a microprocessor as an external cache memory stores both cache tags and cache data in separate memory locations. During a read operation, the microprocessor retrieves a cache tag from the bank of general purpose random access memory before retrieving corresponding cache data therefrom, and compares the cache tag to a memory address to assess whether requested data resides within the cache memory. The microprocessor preferably accesses the bank of general purpose random access memory using a memory mapping function which maps the memory address into a cache tag address and a cache data address.

摘要翻译： 可以由通用SRAM芯片组成的单个存储器元件用于实现标签和数据高速缓冲存储器功能，从而实现高速外部高速缓冲存储器的高效，低成本实现。 在一个实施例中，由微处理器使用的一组通用随机存取存储器作为外部高速缓冲存储器将缓存标签和高速缓存数据都存储在单独的存储器位置中。 在读取操作期间，微处理器从通用随机存取存储器库中检索高速缓存标签，然后从其中检索相应的高速缓存数据，并将缓存标签与存储器地址进行比较，以评估所请求的数据是否驻留在高速缓冲存储器中。 微处理器优选地使用将存储器地址映射到高速缓存标签地址和高速缓存数据地址的存储器映射功能访问通用随机存取存储器组。

公开(公告)号：US20060236020A1

公开(公告)日：2006-10-19

申请号：US11426758

申请日：2006-06-27

申请人： Michael Taylor ,  John Kinsel ,  Tom Riordan

发明人： Michael Taylor ,  John Kinsel ,  Tom Riordan

IPC分类号： G06F12/08

CPC分类号： G06F12/0802

摘要： A single memory element, which may consist of general purpose SRAM chips, implements both tag and data cache memory functions, resulting in an efficient, low cost implementation of high speed external cache memory. In one embodiment, a bank of general purpose RAM used by a microprocessor as an external cache memory stores both cache tags and cache data in separate memory locations. During a read operation, the microprocessor retrieves a cache tag from the bank of general purpose RAM before retrieving corresponding cache data therefrom, and compares the cache tag to a memory address to assess whether requested data resides in the cache memory. The comparison may also be performed concurrently by a system controller device, which may abort the main memory access if a cache hit is detected.

摘要翻译： 可以由通用SRAM芯片组成的单个存储器元件实现标签和数据高速缓存存储器功能，导致高速外部高速缓冲存储器的高效，低成本实现。 在一个实施例中，由微处理器使用的一组通用RAM作为外部高速缓冲存储器将缓存标签和高速缓存数据都存储在单独的存储器位置中。 在读取操作期间，微处理器从通用RAM库中检索缓存标签，然后从其中检索相应的缓存数据，并将高速缓存标签与存储器地址进行比较，以评估所请求的数据是否驻留在高速缓冲存储器中。 该比较还可以由系统控制器设备同时执行，如果检测到高速缓存命中，则可以中止主存储器访问。