公开(公告)号：US20150074442A1

公开(公告)日：2015-03-12

申请号：US14024063

申请日：2013-09-11

Applicant: NetLogic Microsystems, Inc.

Inventor： Ahmed SHAHID ,  Kaushik Kuila ,  David T. Hass

IPC: G06F1/00

CPC classification number: G06F1/00 ,  G06F1/12 ,  G06F1/14 ,  H04J3/0667 ,  H04J3/0685

Abstract: A system and method are provided for reducing a latency associated with timestamps in a multi-core, multi threaded processor. A processor capable of simultaneously processing a plurality of threads is provided. The processor includes a plurality of cores, a plurality of network interfaces for network communication, and a timer circuit for reducing a latency associated with timestamps used for synchronization of the network communication utilizing a precision time protocol.

Abstract translation: 提供了一种用于减少与多核，多线程处理器中的时间戳相关联的等待时间的系统和方法。 提供能够同时处理多个线程的处理器。 处理器包括多个核心，多个用于网络通信的网络接口，以及定时器电路，用于减少与用于使用精确时间协议的网络通信同步的时间戳相关联的等待时间。