公开(公告)号：US20070022360A1

公开(公告)日：2007-01-25

申请号：US11174003

申请日：2005-06-30

申请人： Nivruti Rai ,  Anshumali Kumar ,  Edward Burton ,  Sunit Tyagi ,  Jeffrey Miller

发明人： Nivruti Rai ,  Anshumali Kumar ,  Edward Burton ,  Sunit Tyagi ,  Jeffrey Miller

IPC分类号： G11C29/00

CPC分类号： G11C11/417

摘要： A method comprising running an error correction code on data and storing the data and the result of the error correction code in memory, running an error correction code on the data when it is read from the memory, comparing the results of the error correction codes on the data from before and after the memory, correcting errors when the comparator determines a difference in the results of the error correction codes and lowering the operating voltage of the memory array while using the error correction.

摘要翻译： 一种方法，包括在数据上运行纠错码并将数据和纠错码的结果存储在存储器中，当从存储器读取数据时对数据进行纠错码，将纠错码的结果与 来自存储器之前和之后的数据，当比较器确定误差校正码的结果的差异并且在使用纠错时降低存储器阵列的工作电压时校正错误。

公开(公告)号：US07581154B2

公开(公告)日：2009-08-25

申请号：US11174003

申请日：2005-06-30

申请人： Nivruti Rai ,  Anshumali Kumar ,  Edward Burton ,  Sunit Tyagi ,  Jeffrey L. Miller

发明人： Nivruti Rai ,  Anshumali Kumar ,  Edward Burton ,  Sunit Tyagi ,  Jeffrey L. Miller

IPC分类号： G11C29/00

CPC分类号： G11C11/417

摘要： A method comprising running an error correction code on data and storing the data and the result of the error correction code in memory, running an error correction code on the data when it is read from the memory, comparing the results of the error correction codes on the data from before and after the memory, correcting errors when the comparator determines a difference in the results of the error correction codes and lowering the operating voltage of the memory array while using the error correction.

摘要翻译： 一种方法，包括在数据上运行纠错码并将数据和纠错码的结果存储在存储器中，当从存储器读取数据时对数据进行纠错码，将纠错码的结果与 来自存储器之前和之后的数据，当比较器确定误差校正码的结果的差异并且在使用纠错时降低存储器阵列的工作电压时校正错误。

公开(公告)号：US20060280019A1

公开(公告)日：2006-12-14

申请号：US11151821

申请日：2005-06-13

申请人： Edward Burton ,  Anant Deval ,  Nivruti Rai

发明人： Edward Burton ,  Anant Deval ,  Nivruti Rai

IPC分类号： G11C5/14

CPC分类号： G06F1/3296 ,  G06F1/3203 ,  G06F11/00 ,  Y02D10/172

摘要： In some embodiments, an error based supply regulation scheme is provided where error information from a cache is monitored, and the supply level supplying a CPU associated with the cache is controlled based on the error information. Other embodiments are disclosed herein.

摘要翻译： 在一些实施例中，提供基于错误的电源调节方案，其中来自高速缓存的错误信息被监视，并且基于错误信息来控制提供与高速缓存相关联的CPU的供应电平。 本文公开了其它实施例。