公开(公告)号：US06922769B2

公开(公告)日：2005-07-26

申请号：US10328632

申请日：2002-12-23

申请人： Oded Liron ,  Uri Frank

发明人： Oded Liron ,  Uri Frank

IPC分类号： G06F1/32 ,  G06F12/00 ,  G06F12/08

CPC分类号： G06F1/3275 ,  G06F1/3225 ,  Y02D10/13 ,  Y02D10/14

摘要： A method and apparatus for an apparatus and method for reduction of power consumption in OS that use flat segmentation memory model are described. In one embodiment, the method includes monitoring a segment register to detect a segment register update operation. Once the segment register update operation is detected, a code/data segment contained within the segment register is identified as one of a segmented code/data segment and a flat code/data segment. Once detected, the segment register is updated according to whether the segment is flat or segmented. Accordingly, when a segment register read is performed, one or more updated bits within the segment register are used to identify the code/data read from the segment register as either flat or segmented.

摘要翻译： 描述了一种用于降低使用平坦分割存储器模型的OS中的功耗的装置和方法的方法和装置。 在一个实施例中，该方法包括监视段寄存器以检测段寄存器更新操作。 一旦检测到段寄存器更新操作，则包含在段寄存器内的代码/数据段被识别为分段代码/数据段和平面代码/数据段之一。 一旦检测到，段寄存器根据段是平坦还是分段更新。 因此，当执行段寄存器读取时，段寄存器内的一个或多个更新位被用于识别从段寄存器读取的代码/数据为平坦或分段。

公开(公告)号：US07363464B2

公开(公告)日：2008-04-22

申请号：US11047927

申请日：2005-01-31

申请人： Oded Liron ,  Uri Frank

发明人： Oded Liron ,  Uri Frank

IPC分类号： G06F12/08

CPC分类号： G06F1/3275 ,  G06F1/3225 ,  Y02D10/13 ,  Y02D10/14

摘要： A method and apparatus for an apparatus and method for reduction of power consumption in OS that use flat segmentation memory model are described. In one embodiment, the method includes monitoring a segment register to detect a segment register update operation. Once the segment register update operation is detected, a code/data segment contained within the segment register is identified as one of a segmented code/data segment and a flat code/data segment. Once detected, the segment register is updated according to whether the segment is flat or segmented. Accordingly, when a segment register read is performed, one or more updated bits within the segment register are used to identify the code/data read from the segment register as either flat or segmented.

摘要翻译： 描述了一种用于降低使用平坦分割存储器模型的OS中的功耗的装置和方法的方法和装置。 在一个实施例中，该方法包括监视段寄存器以检测段寄存器更新操作。 一旦检测到段寄存器更新操作，则包含在段寄存器内的代码/数据段被识别为分段代码/数据段和平面代码/数据段之一。 一旦检测到，段寄存器根据段是平坦还是分段更新。 因此，当执行段寄存器读取时，段寄存器内的一个或多个更新位被用于识别从段寄存器读取的代码/数据为平坦或分段。

公开(公告)号：US20050216697A1

公开(公告)日：2005-09-29

申请号：US11047927

申请日：2005-01-31

申请人： Oded Liron ,  Uri Frank

发明人： Oded Liron ,  Uri Frank

IPC分类号： G06F1/32 ,  G06F12/00 ,  G06F12/08

CPC分类号： G06F1/3275 ,  G06F1/3225 ,  Y02D10/13 ,  Y02D10/14

摘要： A method and apparatus for an apparatus and method for reduction of power consumption in OS that use flat segmentation memory model are described. In one embodiment, the method includes monitoring a segment register to detect a segment register update operation. Once the segment register update operation is detected, a code/data segment contained within the segment register is identified as one of a segmented code/data segment and a flat code/data segment. Once detected, the segment register is updated according to whether the segment is flat or segmented. Accordingly, when a segment register read is performed, one or more updated bits within the segment register are used to identify the code/data read from the segment register as either flat or segmented.

摘要翻译： 描述了一种用于降低使用平坦分割存储器模型的OS中的功耗的装置和方法的方法和装置。 在一个实施例中，该方法包括监视段寄存器以检测段寄存器更新操作。 一旦检测到段寄存器更新操作，则包含在段寄存器内的代码/数据段被识别为分段代码/数据段和平面代码/数据段之一。 一旦检测到，段寄存器根据段是平坦还是分段更新。 因此，当执行段寄存器读取时，段寄存器内的一个或多个更新位被用于识别从段寄存器读取的代码/数据为平坦或分段。

公开(公告)号：US07634636B2

公开(公告)日：2009-12-15

申请号：US11472538

申请日：2006-06-22

申请人： Uri Frank ,  Ram Kenyagin

发明人： Uri Frank ,  Ram Kenyagin

IPC分类号： G06F12/06 ,  G06F9/34 ,  G06F9/35 ,  G06F9/355

CPC分类号： G06F12/0646 ,  G06F7/505 ,  G06F9/355 ,  Y02D10/13

摘要： Devices, systems and methods of reduced-power memory address generation. For example, an apparatus includes: a carry save adder including at least a first set of adders and a second set of adders, wherein the adders of the first set are able to receive a first number of input bits and to produce a first number of outputs, and wherein adders of the second set are able to receive a second number of input bits and to produce the first number of outputs.

摘要翻译： 降低功耗的存储器地址生成的设备，系统和方法。 例如，一种装置包括：进位保存加法器，至少包括第一组加法器和第二加法器组，其中第一组的加法器能够接收第一数量的输入比特并产生第一数量的加法器， 输出，并且其中第二组的加法器能够接收第二数量的输入比特并产生第一数量的输出。

公开(公告)号：US20070300039A1

公开(公告)日：2007-12-27

申请号：US11472538

申请日：2006-06-22

申请人： Uri Frank ,  Ram Kenyagin

发明人： Uri Frank ,  Ram Kenyagin

IPC分类号： G06F12/00

CPC分类号： G06F12/0646 ,  G06F7/505 ,  G06F9/355 ,  Y02D10/13

摘要： Devices, systems and methods of reduced-power memory address generation. For example, an apparatus includes: a carry save adder including at least a first set of adders and a second set of adders, wherein the adders of the first set are able to receive a first number of input bits and to produce a first number of outputs, and wherein adders of the second set are able to receive a second number of input bits and to produce the first number of outputs.

摘要翻译： 降低功耗的存储器地址生成的设备，系统和方法。 例如，一种装置包括：进位保存加法器，至少包括第一组加法器和第二加法器组，其中第一组的加法器能够接收第一数量的输入比特并产生第一数量的加法器， 输出，并且其中第二组的加法器能够接收第二数量的输入比特并产生第一数量的输出。