公开(公告)号：US07720294B2

公开(公告)日：2010-05-18

申请号：US10775652

申请日：2004-02-09

申请人： Ravindra Bidnur ,  Ramadas Lakshmikanth Pai ,  Bhaskar Sherigar ,  Aniruddha Sane ,  Sandeep Bhatia ,  Gaurava Agarwal

发明人： Ravindra Bidnur ,  Ramadas Lakshmikanth Pai ,  Bhaskar Sherigar ,  Aniruddha Sane ,  Sandeep Bhatia ,  Gaurava Agarwal

IPC分类号： G06K9/36 ,  H04N7/12 ,  H04N11/02

CPC分类号： H04N19/44 ,  H04N19/61 ,  H04N19/70

摘要： Presented herein is a unified decoder architecture. A system comprises a video decoder, instruction memory, and a host processor. The video decoder decodes the video data encoded with the particular standard. The instruction memory stores a first set of instructions and a second set of instructions. The first set of instructions are for decoding encoded video data according to a first encoding standard. The second set of instruction are for decoding encoded video data according to a second encoding standard. The host processor provides an indication to the video decoder indicating the particular encoding standard. The video decoder executes the first set of instructions if the indication indicates that the particular encoding standard is the first encoding standard and executes the second set of instructions if the indication indicates that the particular encoding standard is the second encoding standard.

摘要翻译： 这里呈现的是统一的解码器架构。 系统包括视频解码器，指令存储器和主机处理器。 视频解码器解码用特定标准编码的视频数据。 指令存储器存储第一组指令和第二组指令。 第一组指令用于根据第一编码标准对编码的视频数据进行解码。 第二组指令用于根据第二编码标准对编码的视频数据进行解码。 主机处理器向视频解码器提供指示特定编码标准的指示。 如果指示指示特定编码标准是第一编码标准，则视频解码器执行第一组指令，并且如果指示指示特定编码标准是第二编码标准，则执行第二组指令。

公开(公告)号：US07284072B2

公开(公告)日：2007-10-16

申请号：US10735980

申请日：2003-12-15

申请人： Ramadas Lakshmikanth Pai ,  Manoj Kumar Vajhallya ,  Chhavi Kishore ,  Bhaskar Mala Sherigar ,  Himakiran Kodihalli ,  Sandeep Bhatia ,  Gaurav Aggarwal ,  Sivagururaman Mahadevan ,  Vijayanand Aralaguppe

发明人： Ramadas Lakshmikanth Pai ,  Manoj Kumar Vajhallya ,  Chhavi Kishore ,  Bhaskar Mala Sherigar ,  Himakiran Kodihalli ,  Sandeep Bhatia ,  Gaurav Aggarwal ,  Sivagururaman Mahadevan ,  Vijayanand Aralaguppe

IPC分类号： G06F3/00 ,  G06F13/28 ,  G06F13/12 ,  G06F13/38 ,  G06F12/00

CPC分类号： H04N19/625 ,  H04N19/423 ,  H04N19/503

摘要： Presented herein is a direct memory access engine for providing data words in the reverse order. The data words are fetched in batches comprising a predetermined number of data words starting from the last data word and proceeding to the first data word. The batches are stored in a local buffer. The contents of the local buffer are transmitted in reverse order.

摘要翻译： 这里呈现的是用于以相反顺序提供数据字的直接存储器访问引擎。 数据字被分批地取出，包括从最后数据字开始的预定数量的数据字，并进行到第一数据字。 批次存储在本地缓冲区中。 以相反的顺序发送本地缓冲区的内容。

公开(公告)号：US08948263B2

公开(公告)日：2015-02-03

申请号：US10816118

申请日：2004-04-01

申请人： Ramadas Lakshmikanth Pai ,  Chhavi Kishore ,  Srinivas Cheedella

发明人： Ramadas Lakshmikanth Pai ,  Chhavi Kishore ,  Srinivas Cheedella

IPC分类号： H04N11/02 ,  H04N19/423 ,  H04N19/44 ,  H04N19/61

CPC分类号： H04N19/00484 ,  H04N19/423 ,  H04N19/44 ,  H04N19/61

摘要： A video request manager comprises a first state machine. The first state machine commands a memory controller to fetch reference pixels for a first portion of a picture. The second state machine commands a memory controller to write a second portion of the picture.

摘要翻译： 视频请求管理器包括第一状态机。 第一状态机命令存储器控制器来获取图片的第一部分的参考像素。 第二状态机命令存储器控制器写入图像的第二部分。