公开(公告)号：US20140149724A1

公开(公告)日：2014-05-29

申请号：US14170397

申请日：2014-01-31

申请人： Robert C. Valentine ,  Jesus Corbal San Adrian ,  Roger Espasa Sans ,  Robert D. Cavin ,  Bret L. Toll ,  Santiago Galan Duran ,  Jeffrey G. Wiedemeier ,  Sridhar Samudrala ,  Milind Baburao Girkar ,  Edward Thomas Grochowski ,  Jonathan Cannon Hall ,  Dennis R. Bradford ,  Elmoustapha Ould-Ahmed-Vall ,  James C. Abel ,  Mark Charney ,  Seth Abraham ,  Suleyman Sair ,  Andrew Thomas Forsyth ,  Lisa Wu ,  Charles Yount

发明人： Robert C. Valentine ,  Jesus Corbal San Adrian ,  Roger Espasa Sans ,  Robert D. Cavin ,  Bret L. Toll ,  Santiago Galan Duran ,  Jeffrey G. Wiedemeier ,  Sridhar Samudrala ,  Milind Baburao Girkar ,  Edward Thomas Grochowski ,  Jonathan Cannon Hall ,  Dennis R. Bradford ,  Elmoustapha Ould-Ahmed-Vall ,  James C. Abel ,  Mark Charney ,  Seth Abraham ,  Suleyman Sair ,  Andrew Thomas Forsyth ,  Lisa Wu ,  Charles Yount

IPC分类号： G06F9/30

CPC分类号： G06F9/30181 ,  G06F9/3001 ,  G06F9/30014 ,  G06F9/30018 ,  G06F9/30032 ,  G06F9/30036 ,  G06F9/30047 ,  G06F9/30145 ,  G06F9/30149 ,  G06F9/30185 ,  G06F9/30192 ,  G06F9/34

摘要： A vector friendly instruction format and execution thereof. According to one embodiment of the invention, a processor is configured to execute an instruction set. The instruction set includes a vector friendly instruction format. The vector friendly instruction format has a plurality of fields including a base operation field, a modifier field, an augmentation operation field, and a data element width field, wherein the first instruction format supports different versions of base operations and different augmentation operations through placement of different values in the base operation field, the modifier field, the alpha field, the beta field, and the data element width field, and wherein only one of the different values may be placed in each of the base operation field, the modifier field, the alpha field, the beta field, and the data element width field on each occurrence of an instruction in the first instruction format in instruction streams.

摘要翻译： 一种向量友好的指令格式及其执行。 根据本发明的一个实施例，处理器被配置为执行指令集。 指令集包括向量友好指令格式。 向量友好指令格式具有多个字段，包括基本操作字段，修改字段，增加操作字段和数据元素宽度字段，其中第一指令格式支持不同版本的基本操作和不同的扩充操作， 基本操作字段，修饰符字段，α字段，β字段和数据元素宽度字段中的不同值，并且其中只有一个不同的值可以被放置在基本操作字段，修饰符字段， 在指令流中的第一指令格式的指令的每次出现时的alpha字段，β字段和数据元素宽度字段。

公开(公告)号：US20130305020A1

公开(公告)日：2013-11-14

申请号：US13976707

申请日：2011-09-30

申请人： Robert C. Valentine ,  Jesus Corbal San Adrian ,  Roger Espasa Sans ,  Robert D. Cavin ,  Bret L. Toll ,  Santiago Galan Duran ,  Jeffrey G. Wiedemeier ,  Sridhar Samudrala ,  Milind Baburao Girkar ,  Edward Thomas Grochowski ,  Jonathan Cannon Hall ,  Dennis R. Bradford ,  Elmoustapha Ould-Ahmed-Vall ,  James C. Abel ,  Mark Charney ,  Seth Abraham ,  Suleyman Sair ,  Andrew Thomas Forsyth ,  Lisa Wu ,  Charles Yount

发明人： Robert C. Valentine ,  Jesus Corbal San Adrian ,  Roger Espasa Sans ,  Robert D. Cavin ,  Bret L. Toll ,  Santiago Galan Duran ,  Jeffrey G. Wiedemeier ,  Sridhar Samudrala ,  Milind Baburao Girkar ,  Edward Thomas Grochowski ,  Jonathan Cannon Hall ,  Dennis R. Bradford ,  Elmoustapha Ould-Ahmed-Vall ,  James C. Abel ,  Mark Charney ,  Seth Abraham ,  Suleyman Sair ,  Andrew Thomas Forsyth ,  Lisa Wu ,  Charles Yount

IPC分类号： G06F9/30

CPC分类号： G06F9/30145 ,  G06F9/3001 ,  G06F9/30014 ,  G06F9/30018 ,  G06F9/30025 ,  G06F9/30032 ,  G06F9/30036 ,  G06F9/30047 ,  G06F9/30149 ,  G06F9/30181 ,  G06F9/30185 ,  G06F9/30192 ,  G06F9/34

摘要： A vector friendly instruction format and execution thereof. According to one embodiment of the invention, a processor is configured to execute an instruction set. The instruction set includes a vector friendly instruction format. The vector friendly instruction format has a plurality of fields including a base operation field, a modifier field, an augmentation operation field, and a data element width field, wherein the first instruction format supports different versions of base operations and different augmentation operations through placement of different values in the base operation field, the modifier field, the alpha field, the beta field, and the data element width field, and wherein only one of the different values may be placed in each of the base operation field, the modifier field, the alpha field, the beta field, and the data element width field on each occurrence of an instruction in the first instruction format in instruction streams.

摘要翻译： 一种向量友好的指令格式及其执行。 根据本发明的一个实施例，处理器被配置为执行指令集。 指令集包括向量友好指令格式。 向量友好指令格式具有多个字段，包括基本操作字段，修改字段，增加操作字段和数据元素宽度字段，其中第一指令格式支持不同版本的基本操作和不同的扩充操作， 基本操作字段，修饰符字段，α字段，β字段和数据元素宽度字段中的不同值，并且其中只有一个不同的值可以被放置在基本操作字段，修饰符字段， 在指令流中的第一指令格式的指令的每次出现时的alpha字段，β字段和数据元素宽度字段。

公开(公告)号：US20120254591A1

公开(公告)日：2012-10-04

申请号：US13078891

申请日：2011-04-01

申请人： Christopher J. Hughes ,  Jesus Corbal San Adrian ,  Roger Espasa Sans ,  Bret Toll ,  Robert C. Valentine ,  Milind Baburao Girkar ,  Andrew Thomas Foryth ,  Edward Thomas Grochowski ,  Jonathan Cannon Hall

发明人： Christopher J. Hughes ,  Jesus Corbal San Adrian ,  Roger Espasa Sans ,  Bret Toll ,  Robert C. Valentine ,  Milind Baburao Girkar ,  Andrew Thomas Foryth ,  Edward Thomas Grochowski ,  Jonathan Cannon Hall

IPC分类号： G06F9/312

摘要： Embodiments of systems, apparatuses, and methods for performing gather and scatter stride instruction in a computer processor are described. In some embodiments, the execution of a gather stride instruction causes a conditionally storage of strided data elements from memory into the destination register according to at least some of bit values of a writemask.

摘要翻译： 描述了用于在计算机处理器中执行收集和散播步幅指令的系统，装置和方法的实施例。 在一些实施例中，根据写入掩码的位值的至少一些，执行收集步幅指令导致从存储器进入到目的地寄存器的条带数据元素的有条件存储。

公开(公告)号：US20120254593A1

公开(公告)日：2012-10-04

申请号：US13078901

申请日：2011-04-01

申请人： Jesus Corbal San Adrian ,  Bret Toll ,  Robert C. Valentine ,  Milind Baburao Girkar ,  Andrew Thomas Foryth ,  George Z. Chrysos ,  Edward Thomas Grochowski ,  Dennis R. Bradford

发明人： Jesus Corbal San Adrian ,  Bret Toll ,  Robert C. Valentine ,  Milind Baburao Girkar ,  Andrew Thomas Foryth ,  George Z. Chrysos ,  Edward Thomas Grochowski ,  Dennis R. Bradford

IPC分类号： G06F9/38 ,  G06F9/312

CPC分类号： G06F9/324 ,  G06F9/30018 ,  G06F9/30058 ,  G06F9/30094

摘要： Embodiments of systems, apparatuses, and methods for performing a jump instruction in a computer processor are described. In some embodiments, the execution of a blend instruction causes a conditional jump to an address of a target instruction when all of bits of a writemask are zero, wherein the address of the target instruction is calculated using an instruction pointer of the instruction and the relative offset.

摘要翻译： 描述了用于在计算机处理器中执行跳转指令的系统，装置和方法的实施例。 在一些实施例中，当写入掩码的所有位都为零时，混合指令的执行导致到目标指令的地址的条件跳转，其中使用指令的指令指针和相关的指令来计算目标指令的地址 抵消。

公开(公告)号：US20140281387A1

公开(公告)日：2014-09-18

申请号：US13838450

申请日：2013-03-15

申请人： Edward Thomas Grochowski ,  Martin Dixon ,  Yazmin A. Santiago ,  Mishali Naik

发明人： Edward Thomas Grochowski ,  Martin Dixon ,  Yazmin A. Santiago ,  Mishali Naik

IPC分类号： G06F9/30

CPC分类号： G06F9/30058 ,  G06F9/30072

摘要： A processor is operable to process conditional branches. The processor includes instruction fetch logic to fetch a conditional short forward branch. The conditional short forward branch is to include a conditional branch instruction and a set of one or more instructions that are to sequentially follow the conditional branch instruction in program order. The set of the one or more instructions are between the conditional branch instruction and a forward branch target instruction that is to be indicated by the conditional branch instruction. The processor also includes instruction conversion logic coupled with the instruction fetch logic. The instruction conversion logic is to convert the conditional short forward branch to a computationally equivalent set of one or more predicated instructions. Other processors are also disclosed, as are various methods and systems.

摘要翻译： 处理器可操作以处理条件分支。 处理器包括用于获取条件短向前向分支的指令提取逻辑。 条件短路前进分支是包括条件分支指令和一组一个或多个指令，以便按顺序按照程序顺序跟随条件分支指令。 一个或多个指令的集合在条件转移指令和由条件转移指令指示的前向转移目标指令之间。 处理器还包括与指令提取逻辑耦合的指令转换逻辑。 指令转换逻辑是将条件短前进分支转换成一个或多个预测指令的计算上等价的集合。 还公开了其他处理器，以及各种方法和系统。