利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

2 条记录 (耗时 0.017 秒)

    Buffer controller, codec and methods for use therewith
    1.
    发明授权
    Buffer controller, codec and methods for use therewith 有权
    缓冲控制器，编解码器和与其一起使用的方法

    公开(公告)号：US09015375B2

    公开(公告)日：2015-04-21

    申请号：US11402648

    申请日：2006-04-11

    申请人： Roderick Holley, II ,  Raymond L. Vargas ,  John Gregory Ferrara

    发明人： Roderick Holley, II ,  Raymond L. Vargas ,  John Gregory Ferrara

    IPC分类号： G06F3/00 ,  G06F5/10 ,  G06F5/14

    CPC分类号： G06F5/10 ,  G06F5/14 ,  G06F2205/062

    摘要： A buffer controller includes a first write pointer generation module for generating a first write pointer that points to a first sequence of write locations in a buffer memory, that directs an input module to store a sequence of samples of a real-time signal in a buffer memory. A read pointer generation module generates a plurality of read pointers for a corresponding plurality of output modules, wherein each of the plurality of read pointers points to a sequence of read locations in the buffer memory, in a buffer order, that contain the sequence of samples.

    摘要翻译： 缓冲器控制器包括：第一写入指针生成模块，用于产生指向缓冲存储器中的第一写入位置序列的第一写入指针，其指示输入模块将实时信号的采样序列存储在缓冲器中 记忆。 读指针生成模块为相应的多个输出模块生成多个读指针，其中多个读指针中的每一个指针以缓冲器顺序指向缓冲存储器中的读取位置的序列，其中包含采样序列 。

    On-chip realtime clock module has input buffer receiving operational and timing parameters and output buffer retrieving the parameters
    2.
    发明授权
    On-chip realtime clock module has input buffer receiving operational and timing parameters and output buffer retrieving the parameters 有权
    片上实时时钟模块具有输入缓冲器接收操作和定时参数以及输出缓冲器检索参数

    公开(公告)号：US07234071B2

    公开(公告)日：2007-06-19

    申请号：US10720785

    申请日：2003-11-24

    申请人： John Gregory Ferrara

    发明人： John Gregory Ferrara

    IPC分类号： G06F1/04

    CPC分类号： G06F1/14 ,  G06F1/30

    摘要： A real time clock module maintains operating and timing parameters in “non-volatile” or persistent memory when an integrated circuit is powered down. The real time clock module provides is divided into an analog and a digital domain. The analog domain contains a number of persistent registers to store operational parameters and timing parameters. These persistent registers are powered by a battery and receive a timing clock signal from a crystal oscillator. A clock domain-crossing module operably couples to the persistent registers and allows the analog domain and the digital domain to be synchronized. An input buffer receives the operational and timing parameters for the persistent registers from the digital domain and an output buffer allows the digital domain to retrieve the operational parameters and timing parameters from the persistent registers according to the clock crossing domain module.

    摘要翻译： 当集成电路断电时，实时时钟模块将操作和定时参数保持在“非易失性”或持久存储器中。 实时时钟模块提供的分为模拟和数字域。 模拟域包含一些持久性寄存器，用于存储操作参数和定时参数。 这些持久寄存器由电池供电，并从晶体振荡器接收定时时钟信号。 时钟域交叉模块可操作地耦合到持久寄存器，并允许模拟域和数字域同步。 输入缓冲器从数字域接收持久寄存器的操作和定时参数，并且输出缓冲器允许数字域根据时钟跨域模块从持久寄存器检索操作参数和定时参数。