公开(公告)号：US06643742B1

公开(公告)日：2003-11-04

申请号：US09528748

申请日：2000-03-20

申请人： Rohit Vidwans ,  James A. Beavens

发明人： Rohit Vidwans ,  James A. Beavens

IPC分类号： G06F1200

CPC分类号： G06F12/124 ,  G06F12/125

摘要： A method of and system for concurrently processing multiple memory requests. The first and second memory requests contain a linear address. A search for the cache entry in a cache block is issued in response to the linear address. After locating the cache entries associated with the memory requests, there is an update of the least recently used status for the cache entries with reference to the memory requests.

摘要翻译： 一种用于同时处理多个存储器请求的方法和系统。 第一个和第二个存储器请求包含一个线性地址。 响应于线性地址发出对高速缓存块中的高速缓存条目的搜索。 在定位与存储器请求相关联的高速缓存条目之后，参考存储器请求对高速缓存条目的最近最近使用的状态进行更新。

公开(公告)号：US09021156B2

公开(公告)日：2015-04-28

申请号：US13222362

申请日：2011-08-31

申请人： Prashanth Nimmala ,  Robert J. Greiner ,  Lily P. Looi ,  Rupin H. Vakharwala ,  Marcus W. Song ,  James A. Beavens ,  Aimee D. Wood ,  Jeff V. Tran

发明人： Prashanth Nimmala ,  Robert J. Greiner ,  Lily P. Looi ,  Rupin H. Vakharwala ,  Marcus W. Song ,  James A. Beavens ,  Aimee D. Wood ,  Jeff V. Tran

IPC分类号： G06F3/00 ,  G06F13/40

CPC分类号： G06F13/4022 ,  G06F2213/0038

摘要： In one embodiment, the present invention includes apparatus that is formed on a single semiconductor die having one or more cores, a memory controller, and a hub coupled to the memory controller. The hub includes multiple fabrics each to communicate with a peripheral controller via a target interface and a master interface according to a first protocol, and where the fabrics are serially coupled via a first plurality of target interfaces in an upstream direction and a second plurality of target interfaces in a downstream direction. Other embodiments are described and claimed.

摘要翻译： 在一个实施例中，本发明包括形成在具有一个或多个核心的单个半导体管芯上的装置，存储器控制器和耦合到存储器控制器的集线器。 集线器包括多个结构，每个结构根据第一协议经由目标接口和主接口与外围控制器通信，并且其中结构经由第一多个目标接口沿上游方向和第二多个目标 在下游方向接口。 描述和要求保护其他实施例。

公开(公告)号：US20130054845A1

公开(公告)日：2013-02-28

申请号：US13222362

申请日：2011-08-31

申请人： Prashanth Nimmala ,  Robert J. Greiner ,  Lily P. Looi ,  Rupin H. Vakharwala ,  Marcus W. Song ,  James A. Beavens ,  Aimee D. Wood ,  Jeff V. Tran

发明人： Prashanth Nimmala ,  Robert J. Greiner ,  Lily P. Looi ,  Rupin H. Vakharwala ,  Marcus W. Song ,  James A. Beavens ,  Aimee D. Wood ,  Jeff V. Tran

IPC分类号： G06F13/14

CPC分类号： G06F13/4022 ,  G06F2213/0038

摘要： In one embodiment, the present invention includes apparatus that is formed on a single semiconductor die having one or more cores, a memory controller, and a hub coupled to the memory controller. The hub includes multiple fabrics each to communicate with a peripheral controller via a target interface and a master interface according to a first protocol, and where the fabrics are serially coupled via a first plurality of target interfaces in an upstream direction and a second plurality of target interfaces in a downstream direction. Other embodiments are described and claimed.

摘要翻译： 在一个实施例中，本发明包括形成在具有一个或多个核心的单个半导体管芯上的装置，存储器控制器和耦合到存储器控制器的集线器。 集线器包括多个结构，每个结构根据第一协议经由目标接口和主接口与外围控制器通信，并且其中结构经由第一多个目标接口沿上游方向和第二多个目标 在下游方向接口。 描述和要求保护其他实施例。