公开(公告)号：US08712249B2

公开(公告)日：2014-04-29

申请号：US13080376

申请日：2011-04-05

申请人： Russel J. Baker ,  Brent Keeth

发明人： Russel J. Baker ,  Brent Keeth

IPC分类号： H04B10/00

CPC分类号： G11C11/4093 ,  G06F13/16 ,  G06F13/1668 ,  G06F13/287 ,  G06F13/4234 ,  G11C11/42 ,  H04B10/802 ,  H04L12/40013 ,  H04Q11/0071 ,  Y02D10/14 ,  Y02D10/151

摘要： A optical link for achieving electrical isolation between a controller and a memory device is disclosed. The optical link increases the noise immunity of electrical interconnections, and allows the memory device to be placed a greater distance from the processor than is conventional without power-consuming I/O buffers.

摘要翻译： 公开了一种用于实现控制器和存储器件之间的电气隔离的光学链路。 光链路增加了电互连的抗噪声能力，并且允许存储器件被放置在距离处理器更远的位置，而不需要耗电的I / O缓冲器。

公开(公告)号：US6026051A

公开(公告)日：2000-02-15

申请号：US275690

申请日：1999-03-24

申请人： Brent Keeth ,  Russel J. Baker

发明人： Brent Keeth ,  Russel J. Baker

IPC分类号： G11C7/00 ,  G11C8/00 ,  H03K19/003 ,  H03K19/0185

CPC分类号： H03K19/018528 ,  G11C7/1078 ,  G11C7/1084 ,  G11C7/1087 ,  G11C7/1093 ,  H03K19/00384

摘要： A differential clock receiver for a SynchLink-type Synchronous Dynamic Random Access Memory (SLDRAM) includes a differential amplifier with a novel method for biasing its NMOS and PMOS current sources. A differential clock received and amplified by the differential amplifier switches a set of multiplexers, which respond by outputting a differential output clock. The multiplexers can be "disabled" by an inactive enable signal so they output a constant "0" level for the differential output clock. This disabling feature of the differential clock recciver is particularly useful with the intermittent data clocks found in SLDRAMs. Also, the novel biasing method for the current sources of the differential amplifier gives the clock receiver very low skew.

摘要翻译： 用于SynchLink型同步动态随机存取存储器（SLDRAM）的差分时钟接收器包括具有用于偏置其NMOS和PMOS电流源的新颖方法的差分放大器。 由差分放大器接收和放大的差分时钟切换一组多路复用器，其通过输出差分输出时钟来响应。 多路复用器可以通过无效使能信号“禁用”，因此它们为差分输出时钟输出一个恒定的“0”电平。 对于SLDRAM中发现的间歇性数据时钟，差分时钟接收器的禁用功能特别有用。 此外，差分放大器的电流源的新型偏置方法给时钟接收器非常低的偏移。

公开(公告)号：US6104209A

公开(公告)日：2000-08-15

申请号：US140857

申请日：1998-08-27

申请人： Brent Keeth ,  Russel J. Baker

发明人： Brent Keeth ,  Russel J. Baker

IPC分类号： G11C7/00 ,  G11C8/00 ,  H03K19/003 ,  H03K19/0185

CPC分类号： H03K19/018528 ,  G11C7/1078 ,  G11C7/1084 ,  G11C7/1087 ,  G11C7/1093 ,  H03K19/00384

摘要： A differential clock receiver for a SynchLink-type Synchronous Dynamic Random Access Memory (SLDRAM) includes a differential amplifier with a novel method for biasing its NMOS and PMOS current sources. A differential clock received and amplified by the differential amplifier switches a set of multiplexers, which respond by outputting a differential output clock. The multiplexers can be "disabled" by an inactive enable signal so they output a constant "0" level for the differential output clock. This disabling feature of the differential clock receiver is particularly useful with the intermittent data clocks found in SLDRAMs. Also, the novel biasing method for the current sources of the differential amplifier gives the clock receiver very low skew.

摘要翻译： 用于SynchLink型同步动态随机存取存储器（SLDRAM）的差分时钟接收器包括具有用于偏置其NMOS和PMOS电流源的新颖方法的差分放大器。 由差分放大器接收和放大的差分时钟切换一组多路复用器，其通过输出差分输出时钟来响应。 多路复用器可以通过无效使能信号“禁用”，因此它们为差分输出时钟输出一个恒定的“0”电平。 差分时钟接收器的禁用功能对于SLDRAM中发现的间歇数据时钟特别有用。 此外，差分放大器的电流源的新型偏置方法给时钟接收器非常低的偏移。

公开(公告)号：US20110231618A1

公开(公告)日：2011-09-22

申请号：US13080376

申请日：2011-04-05

申请人： Russel J. Baker ,  Brent Keeth

发明人： Russel J. Baker ,  Brent Keeth

IPC分类号： G06F13/00

CPC分类号： G11C11/4093 ,  G06F13/16 ,  G06F13/1668 ,  G06F13/287 ,  G06F13/4234 ,  G11C11/42 ,  H04B10/802 ,  H04L12/40013 ,  H04Q11/0071 ,  Y02D10/14 ,  Y02D10/151

摘要： A optical link for achieving electrical isolation between a controller and a memory device is disclosed. The optical link increases the noise immunity of electrical interconnections, and allows the memory device to be placed a greater distance from the processor than is conventional without power-consuming I/O buffers.

摘要翻译： 公开了一种用于实现控制器和存储器件之间的电气隔离的光学链路。 光链路增加了电互连的抗噪声能力，并且允许存储器件被放置在距离处理器更远的位置，而不需要耗电的I / O缓冲器。

公开(公告)号：US06256234B1

公开(公告)日：2001-07-03

申请号：US09577109

申请日：2000-05-23

申请人： Brent Keeth ,  Russel J. Baker

发明人： Brent Keeth ,  Russel J. Baker

IPC分类号： G11C700

CPC分类号： H03K19/018528 ,  G11C7/1078 ,  G11C7/1084 ,  G11C7/1087 ,  G11C7/1093 ,  H03K19/00384

摘要： A differential clock receiver for a SynchLink-type Synchronous Dynamic Random Access Memory (SLDRAM) includes a differential amplifier with a novel method for biasing its NMOS and PMOS current sources. A differential clock received and amplified by the differential amplifier switches a set of multiplexers, which respond by outputting a differential output clock. The multiplexers can be “disabled” by an inactive enable signal so they output a constant “0” level for the differential output clock. This disabling feature of the differential clock receiver is particularly useful with the intermittent data clocks found in SLDRAMs. Also, the novel biasing method for the current sources of the differential amplifier gives the clock receiver very low skew.

摘要翻译： 用于SynchLink型同步动态随机存取存储器（SLDRAM）的差分时钟接收器包括具有用于偏置其NMOS和PMOS电流源的新颖方法的差分放大器。 由差分放大器接收和放大的差分时钟切换一组多路复用器，其通过输出差分输出时钟来响应。 多路复用器可以通过无效使能信号“禁用”，因此它们为差分输出时钟输出一个恒定的“0”电平。 差分时钟接收器的禁用功能对于SLDRAM中发现的间歇数据时钟特别有用。 此外，差分放大器的电流源的新型偏置方法给时钟接收器非常低的偏移。

公开(公告)号：US07941056B2

公开(公告)日：2011-05-10

申请号：US09941557

申请日：2001-08-30

申请人： Russel J. Baker ,  Brent Keeth

发明人： Russel J. Baker ,  Brent Keeth

IPC分类号： H04B10/00

CPC分类号： G11C11/4093 ,  G06F13/16 ,  G06F13/1668 ,  G06F13/287 ,  G06F13/4234 ,  G11C11/42 ,  H04B10/802 ,  H04L12/40013 ,  H04Q11/0071 ,  Y02D10/14 ,  Y02D10/151

摘要： A optical link for achieving electrical isolation between a controller and a memory device is disclosed. The optical link increases the noise immunity of electrical interconnections, and allows the memory device to be placed a greater distance from the processor than is conventional without power-consuming I/O buffers.

摘要翻译： 公开了一种用于实现控制器和存储器件之间的电气隔离的光学链路。 光链路增加了电互连的抗噪声能力，并且允许存储器件被放置在距离处理器更远的位置，而不需要耗电的I / O缓冲器。