公开(公告)号：US07508697B1

公开(公告)日：2009-03-24

申请号：US11746448

申请日：2007-05-09

申请人： Saibal Mukhopadhyay ,  Hamid Mahmoodi ,  Keejong Kim ,  Kaushik Roy

发明人： Saibal Mukhopadhyay ,  Hamid Mahmoodi ,  Keejong Kim ,  Kaushik Roy

IPC分类号： G11C11/00

CPC分类号： G11C29/50 ,  G11C11/41 ,  G11C29/02 ,  G11C29/028 ,  G11C29/4401 ,  G11C2029/5006

摘要： A self-repairing SRAM and a method for reducing parametric failures in SRAM. On-chip leakage or delay monitors are employed to detect inter-die Vt process corners, in response to which the SRAM applies adaptive body bias to reduce the number of parametric failures in a die and improve memory yield. Embodiments include circuitry for applying reverse body bias (RBB) to the SRAM array in the presence of a low inter-die Vt process corner, thereby reducing possible read and hold failures, and applying forward body bias (FBB) to the array in the presence of a high inter-die Vt process corner, thereby reducing possible access and write failures.

摘要翻译： 一种自修复SRAM和一种减少SRAM中参数故障的方法。 采用片内泄漏或延迟监测器来检测晶片间Vt过程角，响应于此，SRAM应用自适应体偏置以减少管芯中参数故障的数量并提高记忆产量。 实施例包括用于在存在低的晶片间Vt处理角的情况下将反向偏置（RBB）施加到SRAM阵列的电路，从而减少可能的读取和保持故障，并且在存在时向阵列应用前向偏置（FBB） 的高间隔Vt处理角，从而减少可能的访问和写入失败。