公开(公告)号：US20110116557A1

公开(公告)日：2011-05-19

申请号：US12876782

申请日：2010-09-07

申请人： Sandeep Agrawal ,  Sathya Jaganathan ,  Johannes Boonstra

发明人： Sandeep Agrawal ,  Sathya Jaganathan ,  Johannes Boonstra

IPC分类号： H04L27/00

CPC分类号： H04L7/0331 ,  G06F13/385 ,  H04L7/0087 ,  H04L7/044

摘要： A universal asynchronous receiver-transmitter module that includes a sampling controller that assigns a variable number of active edges in a clock signal to respective bits in a serial data signal. A serial data reception path derives a bit from the serial data signal on the basis of the variable number of active edges that the sampling controller has assigned to the bit.

摘要翻译： 通用异步接收机 - 发射机模块，其包括采样控制器，该采样控制器将时钟信号中的可变数量的有效边沿分配给串行数据信号中的相应位。 基于采样控制器分配给该位的有效边沿的可变数量，串行数据接收路径从串行数据信号中得到一位。

公开(公告)号：US08331427B2

公开(公告)日：2012-12-11

申请号：US12876782

申请日：2010-09-07

申请人： Sandeep Agrawal ,  Sathya Jaganathan ,  Johannes Boonstra

发明人： Sandeep Agrawal ,  Sathya Jaganathan ,  Johannes Boonstra

IPC分类号： H04B1/38

CPC分类号： H04L7/0331 ,  G06F13/385 ,  H04L7/0087 ,  H04L7/044

摘要： A universal asynchronous receiver-transmitter module that includes a sampling controller that assigns a variable number of active edges in a clock signal to respective bits in a serial data signal. A serial data reception path derives a bit from the serial data signal on the basis of the variable number of active edges that the sampling controller has assigned to the bit.

摘要翻译： 通用异步接收机 - 发射机模块，其包括采样控制器，该采样控制器将时钟信号中的可变数量的有效边沿分配给串行数据信号中的相应位。 基于采样控制器分配给该位的有效边沿的可变数量，串行数据接收路径从串行数据信号中得到一位。

公开(公告)号：US08266360B2

公开(公告)日：2012-09-11

申请号：US12672948

申请日：2008-08-13

申请人： Sandeep Agrawal

发明人： Sandeep Agrawal

IPC分类号： G06F13/14

CPC分类号： G06F13/423 ,  G06F2213/0016

摘要： An electronic circuit has an interface for an I2C-bus. The interface comprises a first node for a clock line of the I2C-bus; a second node for a data line of the I2C-bus; and an I2C-bus controller for controlling an operation of the interface under combined control of the clock line and the data line. The circuit has a plurality of further nodes for connecting to a plurality of further data lines. The controller has an operational mode for control of receiving from the further nodes, or for control of supplying to the further nodes, a plurality of data bits in parallel under combined control of the clock line and the data line.

摘要翻译： 电子电路具有用于I2C总线的接口。 该接口包括用于I2C总线的时钟线的第一节点; I2C总线数据线的第二个节点; 以及I2C总线控制器，用于在时钟线和数据线的组合控制下控制接口的操作。 该电路具有用于连接到多个另外的数据线的多个另外的节点。 控制器具有用于控制从另外的节点接收或用于控制向时钟线和数据线的组合控制并行提供多个数据比特的操作模式。

公开(公告)号：US20110197009A1

公开(公告)日：2011-08-11

申请号：US12672948

申请日：2008-08-13

申请人： Sandeep Agrawal

发明人： Sandeep Agrawal

IPC分类号： G06F13/14

CPC分类号： G06F13/423 ,  G06F2213/0016

摘要： An electronic circuit has an interface for an I2C-bus. The interface comprises a first node for a clock line of the I2C-bus; a second node for a data line of the I2C-bus; and an I2C-bus controller for controlling an operation of the interface under combined control of the clock line and the data line. The circuit has a plurality of further nodes for connecting to a plurality of further data lines. The controller has an operational mode for control of receiving from the further nodes, or for control of supplying to the further nodes, a plurality of data bits in parallel under combined control of the clock line and the data line.

摘要翻译： 电子电路具有用于I2C总线的接口。 该接口包括用于I2C总线的时钟线的第一节点; I2C总线数据线的第二个节点; 以及I2C总线控制器，用于在时钟线和数据线的组合控制下控制接口的操作。 该电路具有用于连接到多个另外的数据线的多个另外的节点。 控制器具有用于控制从另外的节点接收或用于控制向时钟线和数据线的组合控制并行提供多个数据比特的操作模式。