公开(公告)号：US20070168896A1

公开(公告)日：2007-07-19

申请号：US11649628

申请日：2007-01-04

申请人： Sang-ho Park ,  Jong-bae Lee ,  Moon-hyun Yoo ,  Ho Shim ,  Jin-won Kim

发明人： Sang-ho Park ,  Jong-bae Lee ,  Moon-hyun Yoo ,  Ho Shim ,  Jin-won Kim

IPC分类号： G06F17/50

CPC分类号： G06F17/5031 ,  G06F17/5022

摘要： A method and an apparatus for verifying a logic circuit, capable of quicker operation, being applied to a logic gate-level or transistor-level circuit design, and verifying timing and analog signal characteristics of a signal. The logic circuit verification method includes a wave file generation stage and a logic circuit verification stage. The wave file generation stage generates a wave file that includes the waveforms of all nodes of the logic circuit using a design source file of the logic circuit. The stage of verification of the logic circuit verifies the logic circuit using a design reference file, which includes ideal operations of all the nodes of the logic circuit, and the wave file.

摘要翻译： 一种用于验证逻辑电路的方法和装置，其能够更快的操作，被应用于逻辑门级或晶体管级电路设计，以及验证信号的定时和模拟信号特性。 逻辑电路验证方法包括波形文件生成阶段和逻辑电路验证阶段。 波形文件生成阶段使用逻辑电路的设计源文件生成包括逻辑电路的所有节点的波形的波形文件。 逻辑电路的验证阶段使用设计参考文件验证逻辑电路，该设计参考文件包括逻辑电路的所有节点和波形文件的理想操作。

公开(公告)号：US07913207B2

公开(公告)日：2011-03-22

申请号：US11649628

申请日：2007-01-04

申请人： Sang-ho Park ,  Jong-bae Lee ,  Moon-hyun Yoo ,  Ho Shim ,  Jin-won Kim

发明人： Sang-ho Park ,  Jong-bae Lee ,  Moon-hyun Yoo ,  Ho Shim ,  Jin-won Kim

IPC分类号： G06F17/50 ,  G06F9/455 ,  G06F11/22

CPC分类号： G06F17/5031 ,  G06F17/5022

摘要： A method and an apparatus for verifying a logic circuit, capable of quicker operation, being applied to a logic gate-level or transistor-level circuit design, and verifying timing and analog signal characteristics of a signal. The logic circuit verification method includes a wave file generation stage and a logic circuit verification stage. The wave file generation stage generates a wave file that includes the waveforms of all nodes of the logic circuit using a design source file of the logic circuit. The stage of verification of the logic circuit verifies the logic circuit using a design reference file, which includes ideal operations of all the nodes of the logic circuit, and the wave file.

摘要翻译： 一种用于验证逻辑电路的方法和装置，其能够更快的操作，被应用于逻辑门级或晶体管级电路设计，以及验证信号的定时和模拟信号特性。 逻辑电路验证方法包括波形文件生成阶段和逻辑电路验证阶段。 波形文件生成阶段使用逻辑电路的设计源文件生成包括逻辑电路的所有节点的波形的波形文件。 逻辑电路的验证阶段使用设计参考文件验证逻辑电路，该设计参考文件包括逻辑电路的所有节点和波形文件的理想操作。